期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
用分离栅极闪存单元实现可编程逻辑阵列
1
作者
Henry Om’mani
mandana tadayoni
+2 位作者
Nitya Thota
Ian Yue
Nhan Do
《中国集成电路》
2014年第12期50-53,共4页
我们开发了一种新型可配置逻辑阵列测试结构,它采用高度可伸缩且兼具功耗低和配置时间短两大优势的第3代分离栅极闪存单元。此分离栅极Super Flash配置元件(SCE)已通过90nm嵌入式闪存技术进行了演示。得到的SCE消除了对深奥的制造工...
我们开发了一种新型可配置逻辑阵列测试结构,它采用高度可伸缩且兼具功耗低和配置时间短两大优势的第3代分离栅极闪存单元。此分离栅极Super Flash配置元件(SCE)已通过90nm嵌入式闪存技术进行了演示。得到的SCE消除了对深奥的制造工艺、检测和SRAM电路的需求,并缩短了可编程阵列(PA)(例如,FPGA和CPLD)的配置时间。此外,SCE本身还具有SST分离栅极闪存技术的优点,包括紧凑的区域、低电压读操作、低功耗多晶硅间(pol y-t o-pol y)擦除、源极侧通道热电子(SSCHE)注入编程机制以及超高的可靠性。
展开更多
关键词
CPLD
FPGA
可编程逻辑阵列
分离栅极闪存
下载PDF
职称材料
题名
用分离栅极闪存单元实现可编程逻辑阵列
1
作者
Henry Om’mani
mandana tadayoni
Nitya Thota
Ian Yue
Nhan Do
机构
Microchip Technology
出处
《中国集成电路》
2014年第12期50-53,共4页
文摘
我们开发了一种新型可配置逻辑阵列测试结构,它采用高度可伸缩且兼具功耗低和配置时间短两大优势的第3代分离栅极闪存单元。此分离栅极Super Flash配置元件(SCE)已通过90nm嵌入式闪存技术进行了演示。得到的SCE消除了对深奥的制造工艺、检测和SRAM电路的需求,并缩短了可编程阵列(PA)(例如,FPGA和CPLD)的配置时间。此外,SCE本身还具有SST分离栅极闪存技术的优点,包括紧凑的区域、低电压读操作、低功耗多晶硅间(pol y-t o-pol y)擦除、源极侧通道热电子(SSCHE)注入编程机制以及超高的可靠性。
关键词
CPLD
FPGA
可编程逻辑阵列
分离栅极闪存
Keywords
CPLD
FPGA
Programmable Logic Array
Split-Gate Flash Memory
分类号
TN791 [电子电信—电路与系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
用分离栅极闪存单元实现可编程逻辑阵列
Henry Om’mani
mandana tadayoni
Nitya Thota
Ian Yue
Nhan Do
《中国集成电路》
2014
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部