20nm高介电常数金属栅极缺陷减少技术

介绍了20 nm平面技术生产线前端缺陷减少的方法、结果及改善。介绍的缺陷检测优化与缺陷减少方法是针对高性能逻辑器件所用的300 mm晶圆上的高介电常数金属栅极(HKMG)层叠模块而实施的。