期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
应对SoC挑战——针对不同领域优化的FPGA
1
作者
per holmberg
《电子产品世界》
2005年第11B期89-90,共2页
关键词
SOC设计
FPGA
优化
CMOS技术
ASIC
新工艺技术
片上系统
下载PDF
职称材料
全新革命性架构ASMBL平台的FPGA
2
作者
per holmberg
《电子与电脑》
2004年第2期46-49,共4页
ASIC的非重复研发成本(NRE)与研发时间正迅速攀升.在0.13微米领域为例,不但非重复研发成本(NRE)甚至高达1000万美元以上,设计一套ASIC芯片通常必须要耗费12至18个月的时间.此外,在开芯片的设计规格时,必须考虑支持不同应用的调整性(...
ASIC的非重复研发成本(NRE)与研发时间正迅速攀升.在0.13微米领域为例,不但非重复研发成本(NRE)甚至高达1000万美元以上,设计一套ASIC芯片通常必须要耗费12至18个月的时间.此外,在开芯片的设计规格时,必须考虑支持不同应用的调整性(Adaptability).调整性的需求来自于许多因素,其中包括:……
展开更多
关键词
FPGA
领域
ASMBL
芯片
ASIC
革命性
下载PDF
职称材料
题名
应对SoC挑战——针对不同领域优化的FPGA
1
作者
per holmberg
机构
Xilinx公司
出处
《电子产品世界》
2005年第11B期89-90,共2页
关键词
SOC设计
FPGA
优化
CMOS技术
ASIC
新工艺技术
片上系统
分类号
TN791 [电子电信—电路与系统]
下载PDF
职称材料
题名
全新革命性架构ASMBL平台的FPGA
2
作者
per holmberg
机构
Xilinx Virtex解决方案行销总监
出处
《电子与电脑》
2004年第2期46-49,共4页
文摘
ASIC的非重复研发成本(NRE)与研发时间正迅速攀升.在0.13微米领域为例,不但非重复研发成本(NRE)甚至高达1000万美元以上,设计一套ASIC芯片通常必须要耗费12至18个月的时间.此外,在开芯片的设计规格时,必须考虑支持不同应用的调整性(Adaptability).调整性的需求来自于许多因素,其中包括:……
关键词
FPGA
领域
ASMBL
芯片
ASIC
革命性
分类号
TN6 [电子电信—电路与系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
应对SoC挑战——针对不同领域优化的FPGA
per holmberg
《电子产品世界》
2005
0
下载PDF
职称材料
2
全新革命性架构ASMBL平台的FPGA
per holmberg
《电子与电脑》
2004
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部