期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
超越96层,3D NAND工艺存在哪些挑战? 记忆体层数堆叠的瓶颈与全新解决方案的机遇 被引量：2
1
作者 steve shih-wei wang 《中国集成电路》 2019年第6期64-66,共3页
与2D NAND技术中的扩展实践不同,在3DNAND中降低位成本和增加芯片密度的直接方法是增加层数。2013年,三星交付了首款采用MLC技术的24层V-NAND产品。五年后的2018年,3D-NAND供应商均宣布将使用TLC生产96层NAND。根据最新报道,供应商已经... 与2D NAND技术中的扩展实践不同,在3DNAND中降低位成本和增加芯片密度的直接方法是增加层数。2013年,三星交付了首款采用MLC技术的24层V-NAND产品。五年后的2018年,3D-NAND供应商均宣布将使用TLC生产96层NAND。根据最新报道,供应商已经在开发包含更多层数的下一代3D NAND。然而,3D NAND的工艺存在哪些难题?随着使用层数的增加,它的上限又是什么呢? 展开更多
关键词 层数 3D 工艺 记忆体 堆叠 直接方法 供应商 MLC
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部