基于器件物理特性的晶闸管阀串联机制系统化研究

高压晶闸管阀的串联应用一直缺少系统化的理论指导,也常常忽略了器件本身的物理特性。为适应我国电力工业新的发展战略的需要,推进电力电子装置可靠性研究,文中对柔性交流输电(FACTS)和高压直流输电(HVDC)装置高压晶闸管阀的串联机制进行了深入系统的研究。分析了晶闸管阀串联运行所涉及各个相关环节的物理过程,结合晶闸管本身的物理特性建立相应的数学模型,尤其是建立了包含晶闸管自身恢复电流特性的反向恢复数学模型。对各个元件参数的影响及相互关系进行分析,推导出安全运行所需的边界条件。从而在理论的层次上将晶闸管阀串联机制明确化、系统化。在此基础上,应用该理论对现有的串联方法进行了分析和评价,提出改进后的串联技术。

级联H桥变换器的均压控制方法的研究与实现

并网级联拓扑可将H桥变流单元级联以实现低压器件的高压运行,是高压并网设备的理想拓扑选择,但是由于链节增多,链节均压问题为级联拓扑的实际应用带来困扰,且一直都是级联拓扑研究的热门问题。在此分别针对直接电流控制与间接电流控制的控制特性,提出一种叠加矢量的上层均压控制方法,在保证装置链节总电压平稳的基础上,通过在指令信号上叠加与变流器同相位的有功分量实现各链节的均压调节,并通过矢量分析给出了均压控制的具体实现过程。最后搭建了低压实验平台,分别针对直接电流控制与间接电流控制方式进行实验验证,经验证此处所提出的均压策略可行,且具有一定的工程价值。

适用于低功耗DC-DC变换器的双延迟线结构DPWM

为了降低CMOS降压型DC-DC变换器的功耗,提出了一种双延迟线结构数字脉宽调制器DPWM(Digital Pulse Width Modulator)设计。该DPWM架构由双延迟线组成,可以降低功耗并通过改变分辨率来提高纹波电压。通过使用8位和16位延迟线实现了虚拟128位延迟线,并提出了相应的DPWM控制算法。基于180 nm TSMC CMOS工艺,采用Cadence软件进行仿真分析。仿真和实际测量结果表明,提出的双延迟链DPWM功耗为1.18μW,纹波电压为10.4 m V。工作频率100 k Hz时在4 m A^10 m A的负载电流范围内,与传统转换器相比,具有所提出DPWM的DC-DC变换器实现了较高的峰值效率92.8%,且有效面积较小。