处理器中非阻塞cache技术的研究

现代高速处理器的设计中对于cache技术的研究已经成为了提高处理器性能的关键技术,本文针对在流水线结构中采用非阻塞cache技术进行分析研究,提高cache的命中率,降低缺少代价,提高处理器的性能,并介绍了"龙腾"R2处理器的流水线结构的非阻塞cache的设计。

k-维子连通的超立方体中并行路由

本文在k-维子连通的超立方体网络的定义的基础上,构造任意两个结点U、V的min(dk(U),dk(V))条并行容错路由,同时讨论了每条路径的步长的上限。