一种通道复用的高可靠性隔离IGBT栅极驱动器

采用SIMC 0.18 um BCD工艺,设计一种输出电流2 A,隔离电压5 kV,CMTI为100 kV/us的单通道隔离IGBT栅极驱动器,该IGBT栅极驱动器集成双侧欠压保护、退饱和保护,具有高可靠性.为节省芯片面积和成本,提出一种通道复用技术,将高压侧退饱和状态监测信号(FLTH)和欠压闭锁状态监测信号(RDH)编码后使用一个数字隔离通道同时传输至低压侧,简化电路结构,节省芯片面积约10%.当发生欠压闭锁时,隔离式IGBT栅极驱动器不工作;当未发生欠压闭锁时,可以通过编码信号的脉冲宽度来区分是否发生退饱和状态.仿真与测试结果表明:采用通道复用技术可以准确的将高压侧的退饱和状态监测信号和欠压闭锁状态监测信号传输至低压侧.

一种高集成低辐射的隔离DC-DC变换器

通过MEMS工艺与0.18 um BCD工艺的深度融合,设计了一种基于片上变压器的两芯片集成式隔离DCDC变换器.该隔离DC-DC变换器隔离耐压5 kVrms,输入电压为3 V-5.5 V,输出电压3.3 V/5 V,峰值效率和最大输出功率分别为29%和0.5 W,SOP-8封装,体积为7.67 mm*5.8 mm*1 mm.采用随机跳频技术,通过5-bit跳频模块控制振荡器的谐振频率在145 MHz-195 MHz范围内随机切换,从而降低其电磁辐射,测试表明辐射峰值最大降低25 dBuV.

10 kV P沟道SiC IGBT终端结构优化设计与实现

提出采用五区多重场限环FRM-FLRs(five-region multistep field limiting rings)终端设计并流片,研制10 kV P沟道碳化硅绝缘栅双极晶体管SiC IGBT(silicon carbide insulated gate bipolar transistor)终端。通过Silvaco TCAD软件仿真,对比研究传统等间距场限环ES-FLRs(equally spaced field limiting rings)终端和五区多重场限环终端对器件击穿特性的影响。仿真结果表明,五区多重场限环终端具有更均衡的近表面电场分布,减缓电场集中,优化空间电荷区横向扩展,且击穿电压可达到14.5 kV,而等间距场限环终端击穿电压仅为7.5 kV。同时,分别对五区多重场限环终端,以及采用此终端结构的P沟道SiC IGBT进行流片验证。测试结果表明,五区多重场限环终端可以实现12.2 kV的击穿电压;P沟道SiC IGBT的击穿电压达到10 kV时,漏电流小于300 nA,并且栅源电压为-20 V,集电极正向电流为-10 A时,器件的正向导通压降为-8 V。

适用于电路仿真的IGBT模块暂态模型研究

高压IGBT与二极管构成IGBT模块已经广泛应用于柔性直流输电技术领域。然而现有仿真研究难以模拟IGBT模块中IGBT与二极管各自详细开关暂态特性及相互影响,因此提出一种适用于电路仿真的IGBT模块暂态模型及其参数通用提取方法。模型采用机理推导、电气等效、曲线拟合等方法在PSCAD、SABER等电路仿真平台实现,无需获取器件底层参数和求解复杂物理方程,不仅可以实现电路仿真中IGBT模块的各种运行状态,而且可以在纳秒级步长下模拟其电压电流尖峰、拖尾电流、米勒平台等开关暂态特性。通过与SABER中通用模型仿真结果及实验实测波形对比分析,验证了IGBT模块暂态模型和参数提取方法的正确性和通用性,为进一步将模型应用于柔性直流输电系统仿真、电磁干扰及损耗分析、控制策略等研究打下基础。

基于双向可控硅的强鲁棒性静电防护器件

针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结构,通过半导体工艺及器件模拟工具(TCAD)进行仿真,分析不同结构的电流密度和ESD鲁棒性差异;流片后通过传输线脉冲测试(TLP)方法测试不同结构ESD防护器件特性.仿真和测试结果表明,改进型DDSCR_N+结构在具有和传统DDSCR器件的相同的触发和维持电压前提下,二次击穿电流比传统的DDSCR结构提高了160%,ESD鲁棒性更强,适用范围更广.

维持电压和失效电流线性可调节的高压ESD器件

为了研究可控硅结构的静电释放保护器件结构尺寸与性能的关系,采用0.5μm的5 V/18 V CDMOS工艺流片两组SCR ESD器件,使用传输线脉冲测试系统测试器件的性能参数。实验结果表明,随着N阱内P+区和P阱内N+区间距从6μm增加到22μm,ESD器件的维持电压线性增大,从2.29 V升高到9.64 V,幅度达421%;单位面积的失效电流线性减小,幅度约为63%。分析与仿真结果表明,该线性关系具有普遍适用性,可用于调节器件的健壮性和功率耗散能力,满足智能功率集成电路的高压ESD防护需求。另一组随着P阱内P+区和N+区间距增大,维持电压和失效电流呈现非线性的变化,但触发电压迅速降低,可用于实现高压SCR ESD器件的低触发电压设计。

基于改进最小二乘支持向量机的IGBT模块键合线状态评估方法研究

针对现有的绝缘栅双极型晶体管(IGBT)功率模块键合线状态评估方法存在故障指示参数提取复杂、未考虑工作条件变化以及时效性不高等问题,提出基于遗传算法(GA)优化最小二乘支持向量机(LS-SVM)的IGBT模块键合线状态评估方法。首先搭建H桥逆变器电路和VCE在线测量电路。其次对IGBT模块进行人为的键合线拆断实验,建立环境温度、正向导通电流和饱和压降的三维数据模型。最后利用GA优化后的LS-SVM对三维数据模型进行状态评估。由三维数据模型可知,健康的IGBT和键合线断裂的IGBT在饱和压降曲面上具有很好的区分度。经过算法分析得出,GA-LS-SVM对IGBT键合线故障等级分类的总准确率达到96. 67%,比标准SVM提高13. 3%,比LS-SVM提高6. 7%,且运行时间明显减少。研究结果表明,该方法可以有效实现对IGBT模块键合线故障的在线监测。

基于0.5μm BCD工艺的双向SCR结构的ESD保护设计

针对双向可控硅(DDSCR)在特征尺寸不断缩小的集成电路中,难以达到窄小静电放电(ESD)设计窗口的ESD防护需求,设计一种PMOS内嵌型浮栅DDSCR(GFDDSCR)ESD保护器件,并基于0.5μm Bipolar-CMOSDMOS工艺进行制备.利用传输线脉冲测试研究不同关键尺寸的GFDDSCR的ESD特性及单位面积ESD防护能力,分析器件ESD特性随关键尺寸变化的规律,得到优化的GFDDSCR的结构参数.结果表明,与DDSCR的改进型结构(IBDSCR)相比,优化的GFDDSCR触发电压下降了27%,电压回滞幅度减小了53%,维持电压和失效电流基本不变,能够满足微纳米级集成电路窄小ESD设计窗口的需求.

大功率IGBT模块并联动态均流研究

绝缘栅双极型晶体管IGBT(Insulated Gate Bipolar Transistor)的并联组合作为电感储能型脉冲功率系统中的主断路开关,就会在关断大电流时出现各并联模块的动态不均流现象。工程应用中,各IGBT模块门极驱动信号的不同步是导致该不均流的主要原因。文章分别就栅极电阻补偿法和脉冲变压器法对驱动信号的同步性补偿作用进行了理论研究和两个IGBT模块并联均流的实验验证,结果表明两种方法均可以达到很好的动态均流效果。然后在对比分析两种方法的基础上提出了利用脉冲变压器级联可以实现多个IGBT模块并联驱动信号的补偿,通过计算机辅助设计软件PSPICE仿真验证了该方法在三个IGBT模块并联使用时的有效性。

基于改进最小二乘支持向量机的FPGA焊点失效故障评估方法研究

针对现有现场可编程逻辑门阵列(FPGA)焊接点失效故障评估方法存在的无法提供准确的信息、样本数据少、时效性不高等问题,提出结合遗传算法(GA)改进最小二乘支持向量机(GA-LS-SVM)的FPGA焊接点失效故障评估方法。建立SJ BIST测试模型,选择合适的外接小电容,通过改变不同工作频率下可变电阻的大小模拟焊点阻值,获得基于小电容电压变化的故障数据,建立电容低电平的持续时间、电容测试工作频率和焊接点电阻值的三维数据图;最后利用遗传算法优化的最小二乘支持向量机对所得到的数据进行状态评估,由三维数据图可知,健康的FPGA焊接点与断裂的FPGA焊接点在低电平的持续时间具有明显差异。仿真实验结果表明,所提出的GA-LS-SVM方法焊接点健康状态等级分类的总准确率达到97.2%,相较于BP神经网络、标准SVM及LS-SVM方法分别提高了17.9%、13%及7.2%。

一种用于静电保护的快速开启SCR器件

提出了一种用于提高静电泄放(ESD)保护器件开启速度的SCR器件(VSCR)。VSCR采用了新型的横向基区变掺杂结构(VLBD),其开启速度主要由寄生p-n-p和n-p-n晶体管的基区渡越时间决定,使用VLBD结构能够减小寄生双极型晶体管的基区渡越时间,从而提高SCR器件的开启速度。实验结果证明,在不增加掩膜版数量和芯片面积的前提下,相比于传统均匀基区掺杂的MLSCR器件,采用VLBD结构的VSCR器件的开启速度能够提高12%。

一种优化的MD5算法与硬件实现

MD5算法是应用非常广泛的一种Hash算法,在数字签名和验签中占有重要地位,算法的效率会直接影响到签名和验签的速度.本文提出一种优化的MD5算法,采用三级加法器替代四级加法器、优化循环移位操作的方式缩短MD5算法单步运算的关键路径,并用VERILOG HDL语言进行硬件实现.通过仿真和FPGA验证,结果表明该设计功能正确,硬件资源消耗少,数据吞吐量大.该设计应用于一款密码安全芯片,采用0.18μm工艺进行MPW流片,芯片面积为6 mm2.时钟频率为150 MHz,电压3.3V时,功耗约为10.7 mW.

基于SOI衬底的一种新型磁敏晶体管研究(英文)

设计了一种基于SOI衬底且由新型磁敏晶体管组成的磁敏测量电路。理论分析了n+-π-n+晶体管基区长度大于载流子有效扩散长度Leff时的磁灵敏度。该磁敏晶体管可应用于磁场的测量,实验结果表明在磁场B=0.1T时,这种新型结构给出高的磁灵敏度即△Ic/Ic0≈20%,并且有很好的电控制特性。该磁敏晶体管的槽形复合区采用MEMS技术制造。

基于WebServices的多层客户/服务器结构

随着Internet及其相关技术的迅猛发展,在企业应用需求的不断推动下,应用软件体系结构的计算模式经历了一个“单机集中计算-两层客户/服务器计算-多层(三层)客户/服务器计算”的发展过程。当前多层结构因其明显的优越性,已成为构建企业应用的一个标准。然而当前的多层架构庞大复杂,在开发中存在着开发效率低下、移植性差、修改困难、重用性差等问题。面向服务的WebServices(Web服务)是多层客户/服务器结构的一种新型计算模式,能够方便地实现Internet上跨平台、联接松散、应用程序不受端口变化的分布式计算。

电力半导体器件快中子辐照的安全评价

介绍了快中子辐照降低电力半导体器件少子寿命与中子活化的机理及区别 ,为避免活化所采取的工艺措施 ,活化分析及安全评价。结果表明 ,对于快速晶闸管或整流管 ,现有的快中子辐照及后处理工艺对人体是绝对安全的。

新型VBO接口芯片静电放电防护器件

为了改进VBO接口电路静电放电(ESD)防护器件性能,提出2种新的ESD防护器件:栅二极管与面积效率二极管触发可控硅整流器(SCR).采用SMIC 40 nm CMOS工艺与SMIC 28 nm PS CMOS工艺制备传统二极管、栅二极管、面积效率SCR;通过半导体工艺及器件模拟工具(TCAD)进行仿真,分析电流密度;通过传输线脉冲测试(TLP)方法,测试不同结构ESD防护器件的Ⅰ-Ⅴ特性.栅二极管的ESD鲁棒性为19.7 mA/μm,导通电阻为1.28Ω,相较于传统二极管降低了38.8%.面积效率二极管触发SCR触发电压为1.82 V,鲁棒性为48.1 mA/μm,相较于传统二极管提升了174.8%.测试结果表明,栅二极管与ASCR和传统ESD器件相比,性能有极大的提升,适合用作VBO接口芯片的ESD防护.

PIN探测器贯穿辐射与非贯穿辐射线性特性

采用脉冲X射线源和脉冲氙灯光源实验研究了PIN探测器对贯穿辐射和非贯穿辐射响应的最大线性电流输出特性,并与理论计算结果进行了比较。PIN探测器输出的最大线性电流随外加反向偏置电压线性变化,对贯穿辐射响应的最大线性电流输出比对非贯穿辐射响应的最大线性电流输出约大20%,理论计算的最大线性电流值比实验值小。在脉冲辐射探测中,采用可见脉冲光源获得的PIN探测器最大线性电流不会超出探测器对贯穿辐射的线性响应。

IGBT功率模块热网络模型建立及其参数辨识方法综述和展望

绝缘栅双极型晶体管(IGBT)作为功率变流器的核心器件,其可靠性受到广泛重视。而结温过高或者温度波动过高是导致功率器件失效的主要因素,故实时精确地监测IGBT模块结温对于提高其可靠性具有重要意义。通过建立热网络模型,然后对其电路进行仿真可获取结温,该方法因简单易行且可实现对结温的在线监测从而得到广泛应用。对现有的热网络模型进行了总结和归纳,并根据模型结构将其分为一维、二维和三维三类。然后,对近年来热网络模型的参数辨识方法的研究情况进行探讨,并对各个方法进行了比较和评价。在此基础上,对未来新的热网络模型和模型参数辨识方法的研究方向进行了展望。

碳化硅门极可关断晶闸管的研究进展

由于SiC材料的理想特性使SiC门极可关断晶闸管(GTO)的发展受到广泛关注。SiC GTO是一种用于控制大电流的高功率开关器件,具有开关速度高、功耗低以及控制电路的复杂程度低等优点,在高压、高温开关电路应用中有着独特的优势。阐述了近十几年来SiC GTO的研究进展,在介绍SiC GTO的等效模型和工作原理的基础上,重点介绍了SiC GTO在阻断电压、传导电流、正向压降和载流子寿命调控等方面的研究现状,详细讨论了提高SiC GTO阻断性能的5种不同的结终端技术和实现载流子寿命调控的具体方法,给出了典型SiC GTO器件的传导电流和正向压降,并对影响CTO性能的主要因素进行了分析。同时,对SiC GTO的未来发展趋势进行了展望。

氧化锌薄膜生长与ZnO基薄膜晶体管制备(英文)

通过金属有机化学气相沉积(MOCVD)方法生长ZnO薄膜。XRD测试显示出(002)晶面的强衍射峰,表明生长的ZnO薄膜是主度的c轴取向。基于ZnO薄膜基础,我们制备了ZnO基薄膜晶体管。