SW-SAN:基于Seq2Seq结合注意力机制与滑动窗口的车辆轨迹预测模型

针对长时间内4~5 s车辆轨迹预测精度较差的问题,提出基于Seq2Seq结合注意力机制与滑动窗口的车辆轨迹预测模型(SW-SAN)。首先,使用滑动窗口的方法更新历史轨迹状态集合,利用编码器对目标车辆的历史轨迹数据编码,得到历史轨迹特征向量;其次,经过注意力机制计算历史时间内各时刻的关联性得分、时间注意力权重因子和历史时间相关性特征向量;最后,解码器将历史时间相关性特征向量作为输入,多次循环解码层,输出目标车辆的未来预测轨迹。实验结果表明,SW-SAN模型在4 s和5 s时预测轨迹的RMSE误差为1.99 m和1.94 m,SW-SAN模型在较长时间4~5 s的预测误差更低,在车辆轨迹预测问题上性能更强。

一种微型存储测试系统的设计

在进行某武器系统检测时,由于受测试空间和测试环境的限制,难以利用传统测试仪器检测。为解决这一问题,设计了一种基于MSP430单片机的微型存储测试系统,有效利用单片机内置的多种资源解决系统微型化的关键问题;采用大容量存储器实现系统的大数据量本地存储;通过对系统采样存储策略的优化设计,确保了数据的完整性与准确性;开发了基于Lab-Windows/CVI的上位机处理软件。实验结果表明,该系统稳定可靠,能够准确有效地进行信号采集与存储,并获取相应参数。

基于FPGA的CMOS工业相机设计

针对传统的工业相机成本高昂、灵活性差的缺点,设计了基于FPGA的CMOS工业相机。在分析工业相机原理的基础上设计了CMOS工业相机的硬件电路,利用FPGA配置图像传感器并采集图像数据,然后在FPGA中缓存处理,最后通过Camera Link接口输出图像数据。仿真结果显示,该相机可以以20 f/s的帧频输出960P的图像数据,同时该相机可稳定连续工作,相机可将图像处理算法移植进来,有着较好的灵活性。

基于DSP的美术作品高精度数据对比分析系统设计

为了解决当前美术作品数据对比分析过程中存在的准确率低以及时间长的问题,文章设计一种基于DSP的美术作品高精度数据对比分析系统。该系统分为硬件与软件两个部分,其中硬件由电源模块、数据采集模块、数据接收控制模块、基于DSP的数据处理模块组成。将所有程序搬运至DSP内部的存储器中,该存储器集成闪存FLASH,进而实现程序装载以及数据处理程序的运行。软件部分主要根据美术作品图像的颜色、纹理、形状等特征,采用自适应K⁃均值聚类算法对图像进行分割处理,并通过计算查询图像与目标图像所有区域之间的非线性高斯距离得到模糊集合,结合模糊集合重心获取美术作品高精度数据对比分析结果。实验结果表明,所设计系统的数据对比分析准确率高、时间短,具有可靠性。

基于样条插值的仿壁虎机器人足端脱附轨迹规划

针对仿壁虎机器人足端粘附脱附运动,提出了Spline三次样条插值与Matlab/Simulink半实物仿真相结合的足端轨迹生成及优化的方法。合理选取关键节点,利用三次样条插值,可快速得到所需复杂的光滑轨迹曲线。设计了测试平台并进行半实物仿真,通过分析数据采集卡采集的脱附力的变化趋势,并合理调整三次样条插值数据节点,优化脱附轨迹及其法向力与切向力,使仿壁虎机器人单足脱附过程切向力和法向力保持在较小范围。验证了该方法在单腿运动轨迹生成中的有效性和可行性,为四足步态生成与爬壁实验奠定基础。

电推进系统计算机的在线优化升级研究与设计

在研究电推进系统工程设计中,发现所有的驱动和控制板全部密封在电推进系统内部,只有常用的串口留出来,这给整个电推进系统的优化升级带来了很多不方便的地方,于是需要研究设计出一款便于更新升级的系统。该电推进系统采用基于TMS320F28377硬件平台,通过分析TI公司的TMS320F28377程序下载流程和FLASH_IAP库函数,对DSP程和Bootload程序升级优化DSP程序,从而对整个电推进系统进行升级和优化。实验结果表明,该在线优化升级系统方便、安全,运行稳定。

基于TS201与FPGA的数字信号处理系统设计

研究了一种符合VPX标准的多处理器数字信号处理系统的硬件设计与实现。该系统基于VPX标准3U板卡,采用2片ADSP TS201作为上层运算单元,1片Kintex 7系列FPGA作为底层处理单元和数据交换中心,提出利用链路口将ADSP TS201与FPGA互连,组成灵活的三点环型架构。系统指标和实际应用表明,该系统具有很强的运算能力和较高的灵活性。

智能保密柜嵌入式控制系统的设计与实现

为了提高保密柜管理的保密性和自动管理物品的能力,基于工业级AT91SAM9260处理器设计了一个智能保密柜嵌入式控制系统。该系统具有指纹识别开启柜门、摄像记录、RFID读写器采集柜内物品ID以及保密柜所有操作的文件记录等功能。对开源的μC/OS-Ⅱ与Linux操作系统进行了分析比较,选择Linux作为嵌入式操作系统,在进程调度、文件系统管理等方面提供了很好的支持。应用结果表明,该系统具有较好的实时处理能力,可以满足用户的应用需求。

基于CPLD的简易数字频率计的设计

CPLD器件的出现给现代电子设计带来了极大的方便和灵活性,使复杂的数字电子系统设计变为芯片级设计,同时还可以很方便地对设计进行在线修改。首先介绍了频率计的测频原理,然后利用CPLD芯片进行测频计数,从而实现了简易数字频率计的设计。此频率计的设计采用基于VHDL的"Top-Down"(自上而下)的设计方法,从系统总体要求出发,自上而下地逐步将设计内容细化,最后完成系统硬件的整体设计。所设计的电路在GW48系列SoPC/EDA实验箱上通过硬件仿真,下载到目标器件上运行,能够满足实际测量频率的要求。

某弹上存储装置的FLASH阵列无效块管理可靠性设计

针对某弹上存储设备的性能测试要求,以及FLASH芯片存储时无效块管理困难的特性,为了实现数据的大容量、高速存储需求,在流水线架构下提出应用无效块快速检测和管理的方法。将FLASH存储矩阵的地址分块组合后,对组合后的存储单元进行无效块识别、处理。另外,对工程应用中突发无效块导致的数据存储不连续的问题,采用滞后重新写入的方法。经过相关参数的测试,该方法已经成功运用到某弹上存储器。通过大量试验证明,存储体系的存储速率以及容量均满足设计指标,工作稳定可靠。