Amodgen:基于约束的CMOS模拟电路器件版图生成器

器件版图生成是模拟电路版图设计自动化的关键问题之一．为了使ＭＯＳ器件版图的性能、形状、面积能在生成阶段得到综合优化，从而有助于解决高层次的模拟电路模块间的布局和布线问题，提出了一种新的模拟电路器件版图生成方法，并开发了基于几何约束、寄生约束、匹配约束的模块生成器Ａｍ ｏｄｇｅｎ．Ａｍ ｏｄｇｅｎ 针对不同的器件采用不同的版图结构，如ＭＯＳ晶体管的交指（ｉｎｔｅｒｄｉｇｉｔｉｚｅ）结构，电容的同心阵列结构，电阻垂直排列的交织（ｉｎｔｅｒｌｅａｖｅ）结构等，这些结构可以减小因集成电路制造工艺不均匀带来的器件失配误差．同时，Ａｍ ｏｄｇｅｎ 还应用哑元条来消除边缘相关的横向刻蚀效应对器件精度的影响．基于约束的生成方法和优化版图结构技术的结合，使Ａｍ ｏｄｇｅｎ 可以快速、高效地生成符合电路性能要求的版图．

模拟CMOS集成电路设计工具综述

介绍了各种模拟ＣＭＯＳ集成电路计算机辅助设计工具。详细分析了设计工具的特点、组成和分类，重点讨论了它对数模混合ＡＳＩＣ设计的作用和重要意义。

模拟集成电路设计自动化技术

随着对数模系统集成技术的迫切需求,模拟集成电路综合技术的研究正受到越来越广泛的注视。本文评述了现有模拟集成电路设计自动化技术的主要方法:拓扑综合,器件尺寸优化和版图综合技术。

用作模拟可测试性设计的奇佳辨识

奇佳辨识一词始见于北京装甲兵学院 2 0 0 0’测试论文集内 ,后复旦大学中葡固态电路论文集中考虑到模拟可测试性设计必需有关器件精确描述 ,例如双极型器件之三极 :基、集、射应分别有其体积电阻Rb、Rc 和Re,而不应只具基极体积电阻Rb 的通常近似描述 .于是这后两者的器件网络参数Y11-Y33简繁不同 .前者简 ,故有很大部分测试点排列收敛很快 ,呈速敛辨识 .可在短时间内将所有测试点排列全部校验而找到最佳辨识及一些较佳辨识的测试点排列 .将其中少数测试点排列应用到精确描述的器件网络参数上 ,所有排列需优化迭代数千万次才进入饱和状态 .但当审察该些饱和状态时 ,其辨识效果竟依然相对最佳或较佳 ,故名为奇佳辨识 .

多分子模拟退火法及其在模拟集成电路综合中的应用

本文提出了一种多分子模拟退火法（ＳＡＭＭ），该方法不仅具有模拟退火法（ＳＡ）的全局收敛性，而且还能有效避免ＳＡ后期既费时又不十分必要的迭代过程，因而具有较高的效率，而且非常适合于求解模拟集成电路综合问题．本文还给出了若干算例以展示ＳＡＭＭ的可行性和高效性．

S－域行为描述的模拟集成电路综合方法

本文提出了一种通用的、从Ｓ－域传输函数入手进行模拟集成电路结构级综合的方法，并详细地讨论了提高电路性能和合格率的电路技巧。此外，本文还给出了生成物理版图的一点建议，本文采用该方法完成了切比雪夫滤波器的综合，ＳＰＩＣＥ模拟结果表明该方法是可行的。

一个图像系统数据通道电路的FPGA实现和验证

通过一个图像系统数据通道电路的ＦＰＧＡ实现和验证的实例，介绍了用ＦＰＧＡ进行ＡＳＩＣ设计的一般过程，同时比较了ＦＰＧＡ设计方法和传统的ＡＳＩＣ设计方法之间的差别，并对ＦＰＧＡ设计过程中常见的逻辑综合、时延、划分、引出端分配和硬件模拟等问题进行了研究和讨论，提出了解决这些问题的基本方法。

Widlar微电流源电阻参数计算的探讨

本文采用不同原理—肖克莱二极管方程和扼雷电阻,对Widlar微电流源电阻参数进行计算,并分析探讨二者差异,为设计制造该集成电路提供科学的理论数据。

一种新颖的电路工作点求解方法

介绍了一种基于数学优化并采用设计方程评估电路性能的 CMOS单元模拟电路的自动综合技术。它采用一种新颖的“纹波推进法”来确定电路的静态工作点 ,并用较高精度的小尺寸MOS器件评估器求解 MOS器件的电学参数。利用本方法实现的几种 CMOS单元电路的自动综合程序已经集成到复旦模拟电路自动化设计系统 ( FDAADS)

基于状态方程行为描述的模拟集成电路的自动综合

为实现用状态方程组描述的模拟集成电路的自动综合，本文提出了一种结构级分解和单元电路综合相结合的方法。在引人简单函数概念的基础上，通过采用语法分析、去冗处理和加法器归并等三个步聚使结构级分解变得简便易行；在单元电路综合方面，采用基函数的线性组合来实现所需的电路行为，并详细地讨论了基函数的选择、组合系数的计算和相关的电路实现技巧。经ＳＰＩＣＥ ３ｆ４所验证过的综合结果表明，本文的方法是切实可行的。

符号网络函数在晶体管交流参数提取中的应用

介绍了一种用于晶体管交流模型参数提取中特性估值的新方法。它采用晶体管等效电路的Ｚ参数符号网络函数来计算晶体管交流特性，消除了常规方法中通过求节点电压方程获得特性的耗时过程，因此大大提高了提取效率。

模拟集成电路的自动优化设计

本文主要论述模拟集成电路自动优化设计的算法——复合形法和统计重心移动法;介绍基于PSPICE电路分析程序的自动优化设计系统及其在对数视频放大器设计中的应用和实验结果。

模拟集成电路设计上的新进展——采用电流模技术

用电流模技术设计模拟集成电路，将使它获得高性能指标，是个重大突破，很有发展前途。电流模电路是由ＣＭ、ＴＬ回路。

数字/模拟混合硬件描述语言VHDL-AMS

自１９８７年ＶＨＤＬ成为ＩＥＥＥ标准（ＩＥＥＥ－ｓｔｄ－１０７６）以来，ＶＨＤＬ已被工业界广泛认可，并取得了巨大的成功。对于模拟及数字／模拟混合系统，尚没有一种ＩＥＥＥ标准的硬件描述语言问世。介绍了一种正在标准化进程中的数字／模拟混合硬件描述语言ＶＨＤＬ－ＡＭＳ，该语言以ＶＨＤＬ’９３为基础，在其中加入了可描述模拟系统的对象、类型和结构。

模拟集成电路宏模型计算机辅助自动建立

本文提出一种新的模拟集成电路宏模型计算机辅助自动建立方法,通用性强、宏模型精度高。文中详细描述了建立过程,给出相应的软件流程,并对建立过程中的一些关键算法进行了探讨和创新。最后给出利用新方法建立二级运放宏模型的实例。

利用CAD工具设计和分析模拟电路

结合一个模拟电路详细介绍了利用AWBⅡ软件设计和分析模拟电路的基本过程,包括原理图设计、电路直流点分析、时域与频域分析以及其它一些特殊分析功能。

低噪声高精度运算放大器输入级的设计

提出了一种用于低噪声、高精度运放输入级的先进 Ｊ Ｆ Ｅ Ｔ 共源共栅结构，分析并验证了该结构在噪声、失调和漂移等方面的优良性能及其在减小芯片面积、提高集成度上的突出特点，并讨论了该结构在运放输入级中的应用效果。

一个新的MOS模拟单元电路版图的STACK生成方法

提出了一种新的 MOS模拟单元电路的 STACK版图自动生成方法 .该方法将电路网表映射为扩散图 ,基于扩散图进行电路划分、模板匹配和对称查找 .提出的对称查找算法适用于非全对称电路的最大匹配对称结构查找 .文中改进了 Atallah欧拉路径生成算法 ,通过增加哑元条保证欧拉路径的生成 .对生成的 STACK,采用分布式寄生电容模型计算各个节点的寄生电容 ,并计算 STACK的面积和形状 。

一种分析模拟电路中互连线的新方法

互连线在高性能模拟集成电路中的影响已变得越来越不可忽视 ,部分元等效电路法 ( Pa-rtial Element Equivalent Circuit,PEEC)是一种分析互连线的有效模型 ,常用方法是再用 SPICE等数值模拟软件对 PEEC模型进行分析。文中提出的用符号分析法模拟 PEEC模型以及其它电路元器件 ,具有大大降低运算量等优点。基于这一点开发出一套交互式程序 ,使得包括考虑互连线影响的模拟电路的设计、验证和优化变得更容易。

一种高增益低失调高速运算放大器

研制了一种具有高增益和低失调的高速运算放大器。介绍了其电路结构及工艺条件等方面所进行的优化设计。。将设计结果在微机上进行了Ｔｓｐｉｃｅ模拟验证。研制出的运算放大器满足设计指标，获得了预期的结果。