一种改进部分元等效电路模型及其在互连封装分析中的应用

提出了一种改进的部分元等效电路模型 ,它以矢量磁位的积分表达式和洛仑兹规范代替了矢量磁位和标量电位的积分表达式 ,对积分方程进行展开 .避免了复杂介质结构中的电容矩阵提取 ,节省了计算时间 .同时 ,它以描述系统的改进节点法方程 ( MNA)代替了具体的等效电路 .该模型可方便地嵌入更大的系统进行分层次的综合分析 .数值计算的结果与文献值吻合较好 。

用修正AWE法分析高速集成电路中互连线时域响应

当用波形渐进估值 ( AWE)法分析传输线电导为很小或近似为零的情况时 ,导数不存在或难于收敛 .基于多芯片组件 ( MCM)和印刷电路板 ( PCB)中介质相对损耗很小 ,即互连线电导很小或近似为零 ,通过修正 AWE法 ,用于模拟电导 G很小或近似为零的有耗传输线 ,这种方法是基于对传播常数函数有理近似 ,从而得到更简单形式的频域传输线电报方程 ,然后在频域通过模式匹配、Pade有理逼近 ,得到传递函数响应 ,最后结合递归卷积运算获取节点时域响应 .应用实例表明 ,这种方法具有较高精度 ,是进行高速 MCM。

高速数字集成电路ATE测试中的信道损耗补偿

在高速数字集成电路的测试过程中,自动测试机台ATE和测试夹具扮演了非常重要的角色。由ATE脚端界面电路带宽限制和测试夹具损耗所形成的信道损耗对测试结果的准确性有重大影响。在本文中笔者针对两种信道损耗补偿的方法——去嵌和均衡,进行了研究并给出一些应用实例和结果。集成电路测试是整个集成电路生产制造流程中非常重要的一环,对于数据速率高达几十Gbps的高速数字集成电路芯片而言更是如此。在高速数字集成电路的测试流程中,自动测试机台(Automatic Test Equipment,ATE)的使用非常广泛。

超高速砷化镓数字集成电路封装材料

为了适应超高速砷化镓数字集成电路的发展,我们在国内首次研制成功超低介电常数玻璃-陶瓷材料,介电常数ζ为3.9,介质损耗tanδ为5×10^(-3),烧结温度T为800～950℃任意选择。

FPGA有关问题研讨

最近在Calif.,MONTEREY召开了第五届国际现场可编程门阵列(FPGA)专题研讨会。在本届研讨会上,集中了许多有关的理论、试验和实际设计方面的文章。会上的热点广泛,从建立功能型园片级FPGA的方法,到针对百万门级的器件的设计会出现的问题等都有涉及。 最具有实际意义的一篇文章是来自观察天文学方面的应用。Rapid Prototypes公司的Brian Von