一种低延时低功耗PWM比较器电路设计

设计了一种基于HHGrace 0.35μm BCD工艺的低延时低功耗电压型静态脉冲宽度调制(Pulse Width Modulation,PWM)比较器,主要应用于高频低功耗的开关电源系统。设计中包含动态尾电流源和改进型正反馈放大器,以改进传统跨导放大器(Operational Transconductance Amplifier,OTA)型比较器高延迟和高功耗等问题。仿真结果表明:在1.2~5.0 V供电电压范围内稳定工作,最大上升沿延时35 ns,最大下降沿延时41 ns,支持6 MHz开关频率的系统,比较精度8 mV,失调电压439μV,静态功耗仅为2.5μA(1.2 V供电)和4.4μA(5.0 V供电)。

用于射频能量收集的低阈值CMOS整流电路设计

基于TSMC 180 nm工艺,设计了一款高效率低阈值整流电路。在传统差分输入交叉耦合整流电路的基础上,提出源极与衬底之间增加双PMOS对称辅助晶体管配合缓冲电容的改进结构,对整流晶体管进行阈值补偿。有效缓解了MOS管的衬底偏置效应,降低了整流电路的开启阈值电压,针对较低输入信号功率,提高了整流电路的功率转换效率(PCE)。同时将低阈值整流电路三级级联以提高输出电压。测试结果显示,在输入信号功率为-14 dBm@915 MHz时,三级级联低阈值整流电路实现了升压功能,能稳定输出1.2 V电压,峰值PCE约为71.32%。相较于传统结构,该低阈值整流电路更适合用于射频能量收集。

一种基于频差自校准的高精度RC振荡器

提出了一种基于频差自校准的高精度RC振荡器。通过对PTAT高频环形振荡器时钟计数,得到RC振荡器和参考时钟的计数偏差。数字自校准电路通过电阻阵列校准参考电压,减小计数偏差,进而得到稳定的振荡频率。参考时钟仅在工作前校准,实际工作中不需要额外的参考时钟。该RC振荡器采用CSMC 0.18μm工艺,工作电压为1.8 V。仿真结果表明,该电路可以产生2 MHz的稳定振荡频率,整个系统的功耗为48.4μW,启动时间小于15μs。在-40~125℃温度范围内,振荡频率变化率小于±0.2%。在1.70~1.98 V供电电压范围内,振荡频率变化率小于±0.25%/V。

基于CMOS的高响应度太赫兹探测器线阵

本文提出了一种基于CMOS 0.18μm工艺的改进型高响应度太赫兹探测器线阵,各探测像素单元由高增益片上天线、高耦合度差分自混频功率探测电路和集成电压放大器组成。其中,差分探测电路利用源极差分驱动场效应管的交叉耦合电容,将太赫兹差分信号耦合至场效应管的栅极与源极,增强场效应管沟道内自混频太赫兹信号的强度,实现高响应度。其次,该探测器配备高增益片上环形差分天线与集成电压放大器,可有效放大混频后的信号,进而提高系统信噪比,最终达到增强探测器响应度的目的。探测器1×3线阵系统充分利用CMOS工艺多层结构的特点,将电压放大器布置在天线地平面下方,提高了芯片面积的利用率,有效降低了制作成本,整个系统的面积为0.5 mm^(2)。测试结果表明,当场效应管的栅极偏置为0.42 V时,该探测系统对0.3 THz辐射信号的电压响应度(Rv)最大可达到43.8 kV/W,对应的最小噪声等效功率(NEP)为20.5 pW/Hz^(1/2)。动态测试结果显示该探测器可对不同材质的隔挡物进行区分。

一种新型带曲率补偿的带隙基准

针对传统带隙基准存在温度漂移大以及电源抑制比低的问题,提出了一种新型的带曲率补偿的带隙基准电压源。采用基极电流补偿以及曲率补偿技术对传统带隙基准结构进行改进。设计了低失配改进电路、低温漂改进以及启动电路等。利用共源共栅电流镜技术和负反馈网络保证带隙基准输出电压,极大程度降低了运放失调电压对带隙基准电压的干扰,实现了低温漂特性。基于东部高科0.18μm BCD工艺,在Cadence Spectre下进行仿真。仿真结果表明:该带隙基准电路在-40~150℃温度范围内,输入电压为5 V,输出电压稳定在1.192 V;温度系数为4.84×10^(-6)/℃;在低频时电源抑制比为-78 dB。

一种低温漂低功耗的带隙基准电压源设计

为了提高DC-DC转换器的性能,提出了一种电压带隙基准。通过调节参数抵消掉两路电流的一阶温度项,得到了只具有常数项和高阶温度项的电流,从而在输出电阻上转化为电压补偿三极管的高阶温度项,进而使得带隙具有较低的温度系数。之后在输出端加上RC滤波器,使得高频段的电源抑制比得到提升。同时为了探索带隙在低功耗下的工作特性,几乎将所有MOS管置于亚阈值区,达到降低静态电流的效果。基于TSMC 0.18μm CMOS工艺完成了电路的设计与仿真,结果表明,在1.8 V的电源电压下,带隙输出为1.256 V;在-40~140℃的变化范围内,温度系数为6.3×10^(-6)℃^(-1);通过增加RC滤波器,高频电源抑制比为-65 dB@10 MHz;而且整个带隙的静态电流仅有6.2μA。

Trench型N-Channel MOSFET低剂量率效应研究

基于抗辐射100V Trench型N-Channel MOSFET开展了不同剂量率的总剂量辐射实验并进行了分析,创新性提出了器件随低剂量率累积以及不同偏置状态下的变化趋势和机理,给出了器件实验前后的转移曲线和直流参数,进行了二维数值仿真比较,证明了实验和仿真的一致性。研究表明:随高剂量率的剂量增加,器件阈值电压(V_(TH))发生了明显负向漂移现象,导通电阻(R_(DSON))出现5%左右的降低,击穿电压(BV_(DS))保持基本不变;低剂量率下总剂量效应与高剂量率有明显不同,阈值电压漂移量减小,同时出现正向漂移现象;此时导通电阻(R_(DSON))和击穿电压(BV_(DS))较高剂量率变化量进一步下降。研究认为,低剂量率下器件界面缺陷电荷增加变多,使得阈值电压的漂移方向发生改变,同时低剂量率实验周期是高剂量率的500倍,退火效应也较高剂量率的明显,导致器件参数辐射前后差异性减小。

基于等效阻抗渐变变压器的宽带压控振荡器

设计了一种基于65 nm CMOS工艺的毫米波宽带压控振荡器(VCO)。分析了应用于宽带VCO的宽带化技术。针对高频相位噪声性能恶化这一问题,提出并设计了一种等效阻抗渐变变压器,以优化VCO高频段相位噪声。该压控振荡器输出信号频率为20.4~40.2 GHz,覆盖24~26 GHz、38~39 GHz两个5G毫米波通信频段。全频带内,相位噪声小于-102 dBc/Hz,品质因子大于180.9 dBc/Hz。

面向FTTR的低成本半双工模式收发机方案及关键技术

为了降低光纤到房间系统中光网络单元的数量和成本,提出了半双工模式收发机方案。该方案通过模式切换开关连通不同电路组件,实现通信系统的收发功能。同时,将该收发机与Wi Fi无线收发系统配合使用,形成了“光纤-无线”半双工收发系统架构,实现光信号和射频信号在光纤到房间系统中的传输。测试结果表明,设计的模式切换开关与收发机协同工作顺畅,在数据传输速率为5 Gb/s时,接收端信号眼图清晰,验证了半双工模式收发机方案的可行性。

应用于TDC电路的低相噪电荷泵锁相环

基于SMIC 0.18μm CMOS工艺实现了一种低相位噪声的四级差分延迟振荡器结构锁相环。通过增加额外的充、放电支路和单位增益放大器优化电荷泵结构,有效减少锁相环电路中的时钟馈通、电荷共享等非理想因素,同时采用重定时结构的反馈回路消除了电路中噪声的积累。测试结果表明,当输入参考频率为40 MHz时,锁相环的输出中心频率在5μs内稳定到960 MHz,相位噪声为-125 dBc/Hz@1 MHz,较好解决了传统锁相环结构由于噪声抑制性能差而无法满足高精度时间-数字转换(Time-to-digital conversion,TDC)电路要求的问题。

用于新型符号的频偏补偿和解调的算法与电路

为提高传统脉冲位置调制(pulse position modulation,PPM)符号的频谱效率,提出了一种新型码片内4-PPM符号调制方法,在实现1 Gbit/s通信速率的同时,又大大减少所需频谱资源。可在解调时,该符号调制的误码率性能受到发射端时钟和接收端本地时钟之间的频率偏移的极大影响。针对此问题,又提出了一种在模拟域对该符号进行频偏补偿,并实现符号同步和高速数据解调的算法与电路。该电路系统通过消除接收数据和本地时钟的初始相差、提取两者的频偏信息、周期性改变本地时钟的瞬时相位3步实现频偏补偿,并同时在第3步利用本地时钟对接收数据进行解调。为提高相位插值器(phase interpolator,PI)的线性度,本文将延迟锁定环与PI相结合。在2π的插值范围内,实现插值区间32个,插值步长992个,分辨率2.016 ps,最大差分非线性(differential nonlinearity,DNL)0.183°,最大积分非线性(integral nonlinearity,INL)0.325°。此外,本文提出的相位控制算法有效避免了由电流毛刺所引起的输出相位突变。电路基于UMC 40 nm CMOS RF LP工艺进行设计与仿真。仿真结果表明:本文所提出的算法与电路,在典型工艺角下,将接收数据和本地时钟间的50×10^(-6)频率偏差度降至1.03×10^(-6),频偏补偿准确度达到97.94%,并实现1 Gbit/s的解调速率。该方法对高速PPM数据同步与解调具有良好的工程应用价值。

一种用于宽电源电压域的高速低功耗动态比较器

针对工业生产和车机系统中电压摆幅过大影响传统动态比较器精度和稳定性的问题,基于SMIC 90 nm CMOS工艺,设计了一种面向浮栅型的一次性可编程非易失性存储器的动态电流比较器。并设计了一种随电源电压变化的偏置电路,为比较器提供基准电压和电流。在动态电流比较器的第一级中,利用电流缓冲器结构隔离后续电路对输入信号的影响,通过比较存储单元电流与基准电流,生成比较结果,同时通过基准电流限制高压时的电流。比较结果经共源极放大器放大后与基准电压进行二次比较,以提升读取的准确性和速度。流片验证结果表明,与采用传统动态比较器的存储器相比,本设计读取速度提高了73.2%,低压工作条件下的读取准确性提高了95.2%,同时功耗降低了35.7%,外围电路面积减小了79.1%。

H型栅NMOS器件Kink效应的研究

H型栅NMOS器件因其强抗辐照和低功耗等优势已逐渐成为PDSOI电路设计中的核心器件。但H型栅NMOS器件的Ids-Vds曲线会在漏极电压较高时发生明显的翘曲现象,称为Kink效应。该效应严重影响一定工作条件下的电路性能和稳定性。为此,依据实测和TCAD仿真数据,分析了H型栅NMOS器件发生Kink效应的机理,并且基于0.15μm SOI工艺,进一步量化分析了顶层硅膜厚度、阱浓度、栅尺寸、温度以及总剂量辐照等方面对Kink效应的影响。最终结果表明,高漏极电压下NMOS器件体区积累大量空穴导致寄生NPN三极管开启,从而引发了Kink效应。本工作完善了H型栅NMOS器件Kink效应的研究,为PDSOI电路设计中抑制Kink效应提供了有益的参考。

NMOS晶体管电荷共享导致的SRAM单元单粒子翻转恢复效应研究

基于Synopsys公司的三维器件模拟软件TCAD,本文研究了NMOS晶体管电荷共享导致SRAM单元的单粒子翻转恢复(SEUR)效应。分析了NMOS晶体管电荷共享导致SEUR效应的物理机制,系统研究了NMOS晶体管偏置(如电源电压、P阱偏置电压)和工艺参数(如P+深阱掺杂浓度、P阱接触距离)对线性能量传输翻转恢复阈值(LETrec)以及单粒子翻转脉冲宽度(PWrec)的影响。研究发现:PWrec随着电源电压的增大而增大;PWrec和LETrec随着P阱偏置电压的增大而减小;LETrec随着P+深阱掺杂浓度的增大而增大;PWrec随着P阱接触与NMOS晶体管之间距离的增大而增大,而LETrec随着P阱接触与NMOS晶体管之间距离增大而减小。本文研究结论有助于优化SRAM单元抗单粒子效应设计,尤其是基于SEUR效应的SRAM单元的抗辐照加固设计提供了理论指导。

一种16位电流舵DAC的高精度前台校准方法

基于28 nm CMOS工艺,采用一种高精度的前台校准技术设计了一款16 bit电流舵数模转换器(Digitalto-analog converter,DAC)电路。该前台校准算法对16 bit数据对应的所有电流源进行校准,并且使用的电流源只有两种大小,降低校准难度的同时也提升了校准的精度。该校准电路引入了两种校准补充电流,分别用于温度和输出电流变化引起电流源失配的补偿,进一步减小了DAC电流源的失配,有效提高了DAC的整体性能。采用校准后,在-40~85℃温度范围内,微分非线性≤0.8 LSB,积分非线性≤2.0 LSB,200 MHz输出信号下无杂散动态范围≥75.3 dB。该校准方法提高了DAC的温度稳定性。

低抖动电荷泵锁相环设计及其Simulink建模仿真

随着集成电路工艺技术的进步,电路工作频率越来越高,对时钟信号的抖动和相噪也提出了更高的要求。针对锁相环电路参数多、结构复杂、瞬态仿真耗时长等问题,通过建立电荷泵锁相环系统环路数学模型,并运用MATLAB/Simulink对其进行负反馈系统建模,实现对电荷泵锁相环的快速动态仿真。在TSMC 65 nm CMOS工艺节点下,完成了锁相环的电路设计、版图绘制、物理验证并提取寄生参数及后仿真,得到一款典型值:输入频率为30 MHz,锁定频率1.5 GHz的低抖动电荷泵锁相环。后仿真结果表明该PLL电路性能指标良好,在典型值条件下,PLL的锁定时间为10μs,锁定时峰峰值抖动为2.68 ps,时钟信号占空比为45%。

一种宽输入范围高PSRR线性稳压器设计

针对一般线性稳压器输入电压范围较窄,对电源纹波抑制能力较差的问题,设计了一款宽输入范围、高电源抑制比的线性稳压器。采用折叠式共源共栅结构的误差放大器提升环路增益,与负载相关的零点移动频率补偿结构保证整个环路的稳定性。结果表明:基于180 nm 45 V BCD工艺完成电路设计,在输入电压范围为6~45 V,负载电流范围0~100 mA的条件下,能够稳定输出5 V电压,具有良好的线性调整率。当输入电压为24 V,负载电流为50 mA时,低频段下电源抑制比为85.5 dB。

一种基于斩波拓扑的高精度RC振荡器

设计了一种采用0.18μm CMOS工艺制作的基于斩波拓扑的高精度RC振荡器。该结构对比较器失调有较好的抑制效果,并补偿了比较器传输延时对输出时钟频率的影响,达到了较好的温度特性。同时使用LDO对振荡器的主体电路供电,有效抑制了电源电压波动对输出频率的影响。另外该振荡器使用电容修调网络,减小了工艺漂移对中心频率的影响。仿真结果表明,所设计的振荡器在不同工艺角下均可以通过修调将频率校准至典型值2 MHz。在-40~125℃的温度范围内,输出频率的波动仅为0.87%。在3~6 V的电源电压范围,输出频率的波动仅为0.21%。与同类型的片上RC振荡器相比,该电路对温度、电源电压和工艺的漂移有更好的抑制作用。

基于电流模结构的超宽带无源混频器设计

采用SMIC 55 nm CMOS工艺,提出基于电流模结构的2~8 GHz超宽带高线性度直接下变频无源混频器结构.本设计主要结构为低噪声跨导放大器(low noise transconductance amplifier,LNTA)驱动I/Q两路电流模无源混频器,负载为低输入阻抗的跨阻放大器(trans-impedance amplifier,TIA),即LNTA-Passive Mixer-TIA结构.LNTA采用电容交叉耦合以及双端正反馈结构,解决阻抗匹配以及噪声等关键参数的折中问题.整个接收机链路获得较好的线性度及噪声性能,对于电源电压以及衬底噪声的鲁棒性也有所提升.后仿结果表明,在电源电压1.2 V情况下,射频输入信号频率为2~8 GHz,1 dB压缩点为−5.5 dBm,带内输入三阶交调点为−1 dBm,整体噪声系数为4 dB,核心版图面积为0.12 mm^(2).

一种基于MIPI D-PHY物理层的高速比较器

基于MIPI D-PHY物理层传输协议,文章设计一种高速低功耗的自偏置比较器电路,并对电路进行理论分析和仿真验证。该高速比较器总体结构由二级运放构成:共栅极和共源极以及工作在线性区的NMOS管组成第1级放大结构;电流源作负载的四管运放组成第2级放大结构。差分信号通过NMOS源极进行输入,提升信号的共模电压接收范围。电路结构中无额外电流源偏置,提高数据传输速率的同时减小了功耗。基于SMIC 0.18μm CMOS工艺设计,采用1.8 V电压供电,仿真结果表明:高速比较器能准确接收低共模电平的差分信号,直流增益为37.4 dB,传输速率达到2.5 Gb/s,功耗达到326μW/(Gb/s),可以接收到差分信号的共模电平范围为30~330 mV。