VLSI电路中互连线的延迟及串扰的数值模拟

用数值计算方法详细地模拟了VLSI电路中金属互连线的延迟及串扰 .模拟结果表明 :互连线宽W同互连线节距P之比W/P =0 5～ 0 6是获得最小时间延迟并满足串扰限制的最佳尺寸 ,模拟还给出了用铜代替铝金属线及用low k电介质 (εlow k=0 5εSiO2 )代替SiO2 后 。

VLSI互连线系统中的低介电常数材料与工艺研究

阐述了超大规模集成电路 ( VLSI)特征尺寸的减小及互连线层数增加引起的互连线电容增加的问题。具体总结了为提高 VLSI的速度而采用的低介电常数材料及其制备工艺 ,对在连线间形成空气间隙来降低线间电容的方法也进行了介绍。最后 ,展望了低介电常数材料在 VL SI互连线系统中的应用前景。

基于线网路径总体分配的LSI环形通道全局布线方法

大规模集成电路(LSI)中,在芯片周界的环形区域内,环形通道布线完成线网与压焊块的自动连接与压焊块的最终定位.基于环形通道区的特征与线网路径约束关系的分析,本文提出一个新的环形通道自动全局布线方法.文中详细地讨论了线网拓扑路径总体分配的图模型和轨道优化分配公式,并介绍实现的算法.实例结果十分令人满意,优于国外同类问题的最新算法的结果.