面向芯片静电放电问题的射频集成电路防护系统设计

旨在解决传统射频电路防护系统中存在的抗干扰能力不足和漏电量较大等问题,设计了一种可在静电放电保护的同时维持电路综合性能的射频集成电路防护系统。该系统包含一种改进式双结构电源钳位电路(两种类型化电路),利用综合控制电路和释放电路来处理静电放电脉冲。此外,选择超宽带低噪声放大器作为射频电路基体,并通过噪声相消技术对其进行改进,设计了噪音相消式超宽带低噪声放大器,通过精准检测并消除第一级金属氧化物半导体晶体管的沟道电流热噪声,实现信噪比的提升。仿真结果显示,所研究设计的双结构电源钳位电路在10,50和100 ns这三个快速上电时间均未出现误触发情况。其在输入匹配、输出匹配、增益和噪声系数方面表现出色,尤其是噪声系数在2.89~4.05 dB之间,增益在16.35~16.85 dB之间,功耗为2.1 mW,且寄生效应相对较小。由此可见,该防护系统不仅显著提升了电路的防护能力,还确保了电路的整体性能,为高性能与高防护能力的电路设计提供新的思路。