网孔式衰减器误差分析

网孔式衰减器是中性度优良且耐辐照能力强的光衰减器,其通光小孔的密度决定了制造成本和使用时的衰减偏差,但成本和偏差是一对矛盾,设计衰减器时必须优选孔密度。为了选择最佳的网孔设计,文章提出了随机函数模拟光源穿过衰减器的误差分析方法,通过大量模拟计算,得出等效孔数与最大偏差的近似关系,解决了网孔式衰减器的优化设计问题。

基于GaAs E/D PHEMT工艺的Ku波段双通道幅相控制多功能芯片

基于GaAs增强/耗尽型赝配高电子迁移率晶体管(E/D PHEMT)工艺设计了一款14~18 GHz的双通道多功能芯片。芯片集成了单刀双掷(SPDT)开关、6 bit数控移相器、4 bit数控衰减器和增益补偿放大器。采用正压控制开关以减小控制位数;优化移相、衰减和放大等电路拓扑结构,以获得良好的幅相特性;采用紧凑布局、双通道对称的版图设计,以实现小尺寸和高性能。测试结果表明,+5 V电压下,接收通道增益大于3 dB,1 dB压缩点输出功率大于8 dBm;发射通道增益大于1 dB,1 dB压缩点输出功率大于2 dBm;64态移相均方根误差小于2.5°,16态衰减均方根误差小于0.3 dB,芯片尺寸为3.90 mm×2.25 mm。该多功能芯片可实现对射频信号幅度和相位的高精度控制,可广泛应用于微波收发模块。

基于石英薄膜工艺的D波段固定衰减器设计及实现

薄膜电阻具有较为精确的电阻值,可用于微波固定衰减器设计。然而随着工作频率的升高,薄膜电阻的寄生参数随之增大,影响固定衰减器的衰减精度及回波性能。本文基于传统微波频段薄膜电阻等效电路模型,提出了一种十四元件等效电路模型。采用Ansys HFSS软件对薄膜电阻进行三维电磁场仿真并提取其S参数,通过S参数曲线拟合,最终确定各元件参数值。仿真结果表明,该等效电路模型在0.1~180.0 GHz可有效表征薄膜电阻的电气特性。在此基础上,采用石英薄膜工艺研制了三款不同衰减值的D波段(110~170 GHz)固定衰减器,并通过在片匹配电路补偿键合金丝和薄膜电阻寄生参量的影响。此外,还设计了波导-微带转换电路,将微带模式转换为标准波导模式进行衰减器性能的测量。测试结果表明,在110~170 GHz频带内,3 dB衰减器的衰减典型值为4 dB,回波损耗大于13.3 dB;6 dB衰减器的衰减典型值为5.5 dB,回波损耗大于11.4 dB;9 dB衰减器的衰减典型值为8 dB,回波损耗大于11.4 dB。研制的固定衰减器可将现有固定衰减器的工作频率拓宽至110 GHz以上,用于信号功率调节及改善器件级间回波的影响。

可配置分段式FFE高速SerDes发送端设计

基于28 nm CMOS工艺实现56 Gb/s NRZ和112 Gb/s PAM-4双模发送端设计,均衡采用一个数据多路复用架构,支持完全可配置的分段式前向反馈均衡(FFE),终端输出网络采用带有上拉电流源的电流模式逻辑(CML)驱动拓扑结构。关键的电路结构和技术包括:依靠段落分配模块对FFE的段落进行分配,实现抽头权重的粗调;采用预充型1-UI脉冲发生器+4∶1 MUX架构改善带宽;驱动器采用负载端并接电流源提升共模电压和插入T形线圈的方法来扩展输出带宽和提高输出摆幅。仿真结果表明在输出112 Gb/sPAM4情况下眼高为40 mV,56 Gb/s NRZ情况下为130 mV。

10~18 GHz高精度单片数控移相器设计

设计了一款10~18 GHz高精度单片6 bit数控移相器芯片,采用的电路结构融合了全通滤波器(APF)、高通滤波器(HPF)和低通滤波器(LPF)型移相结构。采用多个全通滤波器级联的移相结构可以在宽带内实现精准的相位偏移量,但电路结构比较复杂。该设计通过两种方式改进级联全通滤波器型移相结构,一是采用全通-高通网络替代全通网络,二是采用低通网络替代全通网络,可以在保持高移相精度的同时减少电路元件数量,缩小芯片尺寸。使用0.25μm GaAs PHEMT工艺制造移相器芯片,内部集成六位并行驱动器,芯片尺寸为2.7 mm×1.4 mm,测试得到10~18 GHz频段内移相精度(RMS)为2°。

一种高速SerDes接收端自适应判决反馈均衡器设计

针对高速通信中背板信道非理想特性引入的码间串扰问题,提出了一种增益自适应判决反馈均衡器(DFE)设计方法。该方法采用半速率结构,可在提高码间抗串扰的同时适应高速传输要求。通过引入自适应反馈环路实现最小均方算法(S-SLMS),并根据码间串扰大小自动调整抽头系数以达到最佳均衡效果;采用动态比较器对数据进行采样,在完成正确采样的同时引入尽可能小的延迟。采用5.4 Gbps输入信号进行仿真,结果表明,该均衡器可对加扰的输入信号正确恢复数据,恢复出的眼图宽度为0.91UI,成功消除了2个后标分量,有效消除了码间串扰,DFE整体电路功耗仅17.8 mW。

基于文桥振荡器的高Q带通滤波器的设计

从单电阻调谐的文桥振荡器出发,首先导出该振荡器的振荡条件和振荡频率,然后给出了二阶带通滤波器的两种设计方案.第一种设计方案的优点是可以实现极点频率的单电阻调节,第二种方案的优点是极点频率和品质因数可正交调节.两种方案均可实现两个带通输出,均可调节电阻使电路振荡,而且振荡条件和振荡频率均可分别调节.通过计算机仿真证实了所设计的电路正确有效.

基于功率转移的混合级联电压均衡控制策略

传统星形级联H桥(CHB)静止同步补偿器(STATCOM)补偿负序电流时会产生不平衡三相有功功率,造成相间直流电压不均衡。通常只能通过注入零序电压重新分配三相有功功率,来实现相间直流电压均衡。然而,零序电压注入将极大地增加STATCOM的输出电压,限制了负序电流补偿范围。以混合级联型STATCOM为研究对象,给出一种通过共直流母线单元来转移相间不平衡有功功率的方法,并以此提出相间均压控制策略。最后,在7.5 kvar的混合级联型STATCOM实验平台验证所提相间均压控制策略的可行性。

双运放高Q带通滤波器的研究

基于集成运放的主极点模型,首先导出了双运放高Q带通滤波器的环路增益和前向通道增益表达式,以此为依据,用梅森公式求出了滤波器的传输函数,讨论了理想和非理想两种情况下该滤波器极点频率和品质因数表达式,并给出了它们的相对误差公式,解释了该电路出现极点频率和品质因数减弱的原因.

基于文桥振荡器的T-T滤波器设计

对经典文桥振荡器的环路增益分析,将该环路作为T-T滤波器的环路,设计一个带通滤波器,然后通过添加一个积分器设计一个低通滤波器,实现了T-T滤波器的滤波功能。该滤波器仅仅使用2个集成运放,电路不仅拥有低通、带通滤波功能,而且拥有高的Q值,还能实现极点频率和品质因数的正交调节,调节电阻还可产生两路正交正弦信号。通过计算机仿真,证实所设计的电路正确有效。

基于SS-LMS算法的自适应DFE均衡电路

针对信道传输对高速串行数据带来的码间串扰问题,提出一种基于符号最小均方根(SS-LMS)算法的半速率判决反馈均衡器(DFE)结构。基于Slicer和积分器电路的结构优化,实现面积和功耗的优化。采用28 nm CMOS工艺实现了连续时间线性均衡器(CTLE)和8抽头DFE组合结构的SerDes电路。测试结果表明,所设计的均衡电路能够将通过38 inch背板传输的16 Gbps信号的眼图水平张开度达到0.56 UI,最大功耗12.25 mW/Gbps。

基于STATCOM的新能源场站电压稳定调节策略

随着新能源发电的渗透率日益提高,汇集点处的电网容易受到新能源出力波动影响导致难以避免的电压扰动,需静止同步补偿器(STATCOM)参与电网中进行电压调节补偿。基于模块化多电平变换器(MMC)的STATCOM拓扑结构,详细分析了其对于公共耦合点(PCC)电压调节机理,在同步参考系锁相环(SRF-PLL)下,对其在新能源汇集点处的PCC电压调节的控制策略进行研究,并给出了具体实现方法。最后通过实验验证了所提策略对于实现新能源场站汇集点处PCC电压稳定控制的有效性。

一种适用于高速传输系统的高增益模拟均衡器

针对传统模拟均衡器带宽和增益无法同时满足的问题,采用电感峰化技术和负阻抗转换器来进行高频操作,通过使用有源电感器实现电感峰化技术进而拓展带宽,同时采用由交叉耦合晶体管构成的负阻抗转换器将电容转换成负电容抵消输出端电容,在保持直流增益的同时提高了峰值增益。基于SMIC 130 nm的工艺库对电路进行设计,仿真结果表明,均衡器工作在1.8 V电源电压下,可以对6.375 Gbps速率下高速传输系统中严重损耗信道进行良好的补偿,眼图的水平张开度达0.85 UI。

一种L波段的高精度低附加相移的2位MMIC数控衰减器

本文设计了一种集成了电平转换驱动电路的DC~2GHz的高精度低附加相移的2位MMIC数控衰减器。分析了两种传统的开关型的T型和∏型衰减器的拓扑结构[1],通过对传统T型和∏型衰减器架构的改进,实现在DC~2GHz的高精度低附加相移的2位MMIC数控衰减器。该基于GaAs工艺的2位数控衰减器,芯片版图面积为1.38mm^(2),仿真结果表明,该衰减器在DC~2GHz频段范围内的插入损耗为0.93dB,30dB的绝对衰减误差<0.28dB,32dB的绝对衰减误差<0.23dB,3态的回波损耗均小于18.8dB,30dB的衰减附加相移为0度,32dB衰减附加相移小于0.34度,电平转换驱动电路可实现输出一对41uV、4.99V电平。

一种小型化Ka频段增益均衡器的设计

文章提出并设计了一种小型化的Ka频段增益均衡器。基于高增益Ka频段宽带下变频组件产品平坦度指标优化的需求,选用高精度薄膜工艺技术,建立了陷波电路的分布式参数模型,使用电磁场仿真软件建立三阶电路平面结构模型,经过容差分析,确认了小型化均衡器的模型主要参数目标值。加工实现后制成的Ka频段均衡器的插入损耗为<1dB,正斜率均衡量>6 dB,尺寸为<12 mm×4 mm×0.254 mm,满足Ka频段下变频组件的使用需求,且加工精度高,指标一致性优良。

基于边缘计算的电力智能网关模型开发框架

网关作为智能电气装备的核心部件,承担着电力信息和数据的互联、调度和控制。结合配电智能网关联动控制、策略控制和数据处理等需求,设计了基于边缘计算的电力智能网关模型(简称网关模型)。网关模型的数据处理部分灵活性强,只需调用或修改相应的协议接口和配置即可实现智能网关的自动化构建,满足不同协议构建需求。网关模型架构、功能设计和系统实现表明了基于该模型构建的新网关具有低难度、高效和低错误复现率的特点。

一种DC~10GHz的低附加相移高衰减精度的开关型衰减器

本文设计了一种DC~10GHz的带有低附加相移以及高衰减精度的6位开关型衰减器。分析了三种传统的开关型的T型、简化T型以及∏型衰减器的拓扑结构[1],通过在∏型衰减器的结构中采用电感和电容补偿技术,实现在超宽带范围内的低附加相移[2]。该基于55-nm CMOS工艺的6位衰减器,芯片核心版图面积为0.05mm2,仿真结果表明,该衰减器在DC~10GHz频段范围内的插入损耗为3dB~4.3dB,64态的回波损耗均小于10.6dB,衰减误差的均方根值小于0.18dB,64态的衰减附加相移小于2.5度,衰减器在5GHz时处于参考态下的1dB压缩点对应的输入功率为7.7dBm。

一种石墨烯基宽带可调衰减器

提出了一种工作在频带2~6 GHz的小步进、宽动态范围的石墨烯可调衰减器。衰减器采用微带线两边并接石墨烯电阻的结构。通过两组直流电压调节多层石墨烯的阻抗,可实现对衰减量的控制。利用HFSS软件对石墨烯方块电阻尺寸优化仿真,采用滴涂工艺沉积得到精确的石墨烯电阻值,实现了小步进衰减。测试结果表明,在工作频带内衰减器能够实现4.5~55.8 dB的动态范围衰减,能够达到的最小衰减步进值为0.4 dB,回波损耗优于10 dB。研究成果为射频宽带可调衰减器的设计提供了可供选择的一种方案。

基于TAS-TIS结构和前馈路径的两级CTLE的设计

在高速接口电路中,接收机通常采用连续时间线性均衡器(Continuous-Time Linear Equalizer,CTLE)消除符号间干扰(Inter-Symbol Interference,ISI)对信号传输的影响。为提高CTLE电路的高频增益和减少芯片面积,基于UMC(United Microelectronics Corporation)28 nm工艺,设计了一款最大速率为50 Gbps的CTLE电路,其主体电路由跨导级联跨阻抗(Trans-Admittance Trans-impedance,TAS-TIS)结构和前馈路径的两级CTLE电路构成。在传统CTLE的基础上,使用有源电感做负载,以反相器为基础构建跨阻放大器和在输入管增加前馈通路等方式,有效地扩展了电路的工作频率。仿真结果显示,均衡后40 Gbps PAM4(4-Level Pulse Amplitude Modulation)信号、50 Gbps PAM4信号和28 Gbps NRZ(Non Return Zero Code)信号的眼图眼宽分别达到了0.68,0.5,0.92个码元间隔(UI),可满足后级电路对于输入信号的要求,对提升整体传输数据速率具有重要的意义。

级联型STATCOM不平衡故障穿越负序电流抑制

为了改善在电网不平衡故障穿越中,级联型H桥静止同步补偿器(CHB-STATCOM)输出电流对称度和谐波特性,首先建立了不平衡故障电网负序电压和STATCOM相直流侧电压的定量关系,揭示了分离直流侧电压可获得对应的交流负序电压分量机理,提出通过调节三相直流电压即可直接产生相应的交流负序电压分量,实现对输出负序电流抑制;其次,利用直流电压闭环调节进一步产生装置高调制比,以改善输出电流谐波特性,最后通过380 V/7 kVA级联型STATCOM动模原理样机验证了所提控制方法的正确性和有效性。