低相位噪声Σ-Δ小数频率合成器

为使Σ-Δ小数频率合成器获得低带内相位噪声,在设计中调制器采用一种5阶4bit输出的单环Σ-Δ调制器,比3阶MASH(Multi-stAge noise-SHaping)结构有着更低的带内量化噪声.一款具有低带内相位噪声和快速锁定特点的2.6GHzΣ-Δ小数频率合成器在0.25μmCMOS工艺中实现.测试结果显示,该频率合成器在40KHz频率偏移处相噪-86.5dBc/Hz,杂散小于-65dBc.在2.5V的电源供电下,电流为25.5mA,整个芯片面积3.9mm2(核心电路面积0.63mm2).

基于PLL频率合成器锁相环的降噪技术

随着无线通信技术的发展以及测试仪器小型化的需要,基于PLL频率合成器锁相环的应用也越来越广泛,这就提出了一个如何在此类锁相环中获得低相位噪声信号的问题。本文简要介绍了PLL频率合成器的基本概念、锁相环的噪声源以及基于频率合成器锁相环相位噪声的估算,在此基础上结合理论推导和工程经验提出了改善相位噪声指标的几种技术措施,包括提高鉴相灵敏度和鉴相频率、优化环路滤波器、改善电源滤波等多种手段。实践证明方法可行有效,获得的环路输出信号不但相位噪声指标满足设计要求,而且杂散信号较少且幅度很低,也为其他该类锁相环的设计和调试提供了有益的参考。

基于数字锁相环的步进频率脉冲信号实现

本文介绍了一种基于数字锁相环的雷达步进频信号实现方法,并给出实现方案和研制结果。

单片机控制锁相环(PLL)脉冲合成器

简要介绍了锁相环（ＰＬＬ）的工作原理，以及使用８９Ｃ２０５１和 ＭＣ１４５１６３Ｐ设计频率合成器的方法。

锁相式频率合成器的设计与改进

针对目前的锁相式频率合成器分辨能力不高和频率转换时间较长的问题,采用DDS/PLL组合式频率合成器,信号频率的转换时间最短可达到80 ns;在输出前端采用增益可控放大电路,有效解决了信号输出强度随着频率升高而不断衰减的问题,使输出信号幅度稳定在1～1.05 V之间。详细论述了系统的总体结构、软硬件结构,并给出了实验测试结果。

基于相位噪声分析的微波跳频频率合成器设计

本文给出了一种工作于微波频段的跳频频率合成器的相位噪声分析方法,对组成锁相环(PLL)的带电荷泵鉴频鉴相器(CP-PFD)、参考晶体震荡器、压控震荡器(VCO)等部分分别建立相位噪声模型,并在Matlab中进行仿真,得出了满意结果。根据设计方案制成的硬件电路,达到了系统要求,验证了方案的可行性和分析方法的实用性。

四阶锁相频率合成器的环路参数设计及仿真

采用三阶环路滤波器的四阶频率合成器比三阶频率合成器能够更好的改善频率合成器的频谱杂散性能,但增加的极点会使得环路滤波器中电阻电容值的优化设计更为复杂。通过对系统的相位裕度、环路带宽、零极点频率等环路参数之间的关系,提出了一种无源环路滤波器优化设计的估算方法,并给出仿真流程。方法从相位裕度和环路带宽出发,通过指定零点和第二个非零极点所需要提供的参考毛刺的衰减程度来得出环路滤波器的各个原件值,简化了优化计算过程。

小型化低成本频率合成器设计

目前市场对频率合成器的指标、成本和小型化都提出了较高要求。针对频率合成器高分辨率的指标要求,设计了数字频率合成技术(DDS)作为高分辨率的参考,通过实际设计选用AD9912作为DDS电路,采用1 GHz的时钟信号,实际分辨率达到了4μHz,分辨率达到较高水平;针对低相位噪声的要求,设计了多点本振的方案,使得整个环路实现了低单边带相位噪声的目标,通过实验测试,单边带相位噪声为-143 dBc/Hz@10 kHz频偏@2 GHz载波;针对低杂散的指标要求,设计采用了多级滤波的方式,成功滤除倍频带来的谐波和分谐波,然后通过环路带宽低通特性和滤波器成功滤除了混频带来的各种交调杂散,通过采用DDS+PLL的方式,成功滤除了DDS产生的DAC非线性杂散,最后通过测试整个频段杂散小于-87 dBc,测试结果达到先进水平;通过采用芯片电路,设计实现了小型化;通过采用市面上低端的芯片,最后成本达到了2 499元。

一种改进的模2n-1乘法器

在余数系统中,2n-1是一种最普遍应用的模,文中提出一种改进方法来设计修改模2n-1 Booth乘法器.当n为偶数时,将比以往方法减少很多部分项.实验结果表明,新改进的乘法器与以前相比在面积上节省约9%,在时间延时上节省约2.4%.

激光多周期测距脉冲飞行时间的测量

阐述了脉冲激光测距的工作原理,分析了脉冲激光测距存在的问题,在此基础上介绍了激光多周期测距方法,以及该方法的基本工作原理。设计了基于CPLD的脉冲激光测距飞行时间测量系统。CPLD的使用提高了激光测距的精度。该系统结构简单,体积小,可靠性高,非常适合高性能手持式脉冲激光测距仪。

一种X波段小型化频率综合器的设计

介绍了一种低杂散的小型化X波段频率综合器。基于SMT工艺,采用间接频率合成技术,使用锁相环、压控振荡器芯片、3阶无源环路滤波器和前置分频器实现频率综合。介绍了小型化的设计思路。仿真和测试结果表明,设计的频率综合器输出频率为9.2GHz,相位噪声优于-87dBc/Hz@10kHz,杂散优于-87.5dBc。该电路具有相噪低、杂散低、结构简单等优点,可广泛应用于通信、雷达等领域。

小频率步距程控锁相信号源

目的研制一种电流变高压电源的标准参考信号源．方法用一种具有两个可编程分频器的锁相频率合成电路和８０９８单片机，按照特定的频率合成算法实现分频参数的计算与系统控制，采用ＭＡＸ０３８芯片产生多种波形的高精度输出．结果实现了系统的智能化、数字化．使输出的三角波、锯齿波、正弦波、方波等多种波形能在大频率范围内达到小步距的频率输出，频率精度在０～５ｋＨｚ间优于０．３Ｈｚ．结论已应用于电流变实验研究的高压电源中，使用稳定可靠．

基于四模锁相环频率合成器的分析与仿真

频率合成器是卫星导航信号模拟器的主要构件之一,其相位噪声特性直接决定模拟器的性能,对模拟器产生的信号精度和准确性都起着决定性的作用;为此设计了一种基于Δ-Σ调制的高性能、低相噪四模PLL频率合成器,对其相位噪声的传递和分频器的工作原理进行了分析,给出了相位噪声预测公式,可相对更准确的计算出信号相位噪声;仿真结果表明,同传统的F-N锁相环频率合成器相比,基于Δ-Σ调制的四模PLL频率合成器能更好的降低PLL带内噪声,可有效提升频率合成器的相噪性能。

一种级联锁相环频率合成器的设计与实现

介绍了锁相环的组成结构,详细分析了锁相环系统各部分产生的相位噪声,结合分析结果给出了一种以双锁相环集成芯片LMK04031为核心实现125 MHz时钟源的频率合成器的设计方法,并给出关键电路的设计。通过调试,产生高性能的频率源,为锁相频率合成的工程应用提供参考。

基于YTO的高速模拟扫频设计

主要研究提高基于YTO的模拟扫频最大扫频速度和最小扫频时间的方法。由于YTO具有良好的单边带相位噪声而大量应用在信号源中,但是YTO存在磁滞效应,是导致模拟扫频速度一直很低的主要原因。通过改进预置电路和优化补偿数据,实现YTO预置的精准补偿;通过提高鉴相频率和增大环路带宽的方法,来减小扫频时间和增大扫频速度。最后通过设计的扫描输出、触发输出测试出扫频准确度达到0.041%,通过扫频准确度的测试,证明了扫描过程中环路无失锁,扫描时间在3ms的时候,最大扫频速度达到了600MHz/ms。

基于Matlab实现误比特率与信噪比关系的仿真

文章基于Maflab实现信号无编码及卷积码在不同调制模式下在加性高斯白噪声信道传输的误比特率与信噪比之间的对应关系。运行文中程序可以直接得到不同信噪比下的理论误比特率，该数据可以通过与实际信道测试的信噪比进行比较，得到信道的恶化量。为测控通信设备遥测、数传信道误码性能的测试提供理论依据。

一种程控K波段频率综合器设计研究

文章介绍了锁相环的基本原理，分析了其相位噪声模型。并在此基础上，运用锁相倍频方案，完成了K波段频率综合器设计，同时利用ADIsimPLL软件对锁相环环路低通滤波器参数进行了仿真和优化。测试数据表明该K波段锁相环频率综合器与仿真结果基本吻合，达到了低相噪、低杂散的设计要求。

锁相式频率合成器的捕捉方法及跳频时间分析

本文分析了锁相式频率合成器的各种扩捕手段及它们的优缺点,并提出最适合雷达捷变频使用的频综锁相环捕捉方案;同时分析了这种频综的跳频时间,提出了实现快速跳频的各种有效措施。

一种车载嵌入式监控终端设计

文章阐述了一种远程车载嵌入式监控终端设计方案，该终端由GSM／GPRS模块、STM32微处理器以及GPS导航定位等模块构成。通过硬件组成和软件流程设计，实现车辆位置监控、调度管理、数据采集等功能。车载嵌入式监控终端应用范围广、数据采集传榆可靠性高，具有很强的市场应用价值。

一种GPS干扰器的设计

文章设计了一种GPS干扰器，利用锁相环频率合成技术和二极管产生噪声的方法，将噪声信号引入到压控振荡器（VCO）的调谐端，从而可生成GPSL1工作频率上带有噪声的信号，该输出信号频率稳定、具有2MHz带宽，并且具有一定的输出幅度。该干扰器可以用来干扰GPS导航接收机，试验表明在一定范围内干扰效果良好。