纯数字时钟50%占空比调节电路设计

利用数控延迟线原理和脉冲电路特性设计实现了一种纯数字方式的高性能时钟50%占空比调节电路FD-DCC（full-Digital Duty-Cycle Corrector），不包括任何反馈环路，可产生无偏时钟。经0．13μm工艺版图实现后的SPICE模拟表明，该电路在200-400MHz频率范围内工作稳定，对占空比在10％～90％范围内的畸变时钟能进行高精度的调节，输出时钟占空比为50％±2％，且输出时钟和原始时钟间相位偏差较小。

基于FPGA的高精度多路同步脉冲产生系统研究

高功率Z-pinch实验采用多路并联的方式来满足其负载对电流的需求,为了实现脉冲功率的有效叠加,要求在满足稳定性的前提下,对每一路脉冲功率系统的运行时序精确控制。高精度多路同步脉冲产生系统针对这一问题,通过对时序逻辑的精确分析,巧妙地运用FPGA技术,使得其数字脉冲延时体系在提供16路触发信号与16路指令信号的同时,仍能稳定工作在200 MHz时钟下,不但很好地满足了不同的实验要求,而且保证了系统的稳定性,提高了系统精度。

一种简单可靠的互补信号产生电路

为在开关电源、电池充电器、电机驱动、D类功率放大器等电路中的应用需要,特别是在较高工作频率时的应用需要,研究设计了一种互补信号产生电路。该设计采用延迟补偿的方法,避免了用两倍频率信号分频产生互补信号的方法中需要较高频率的信号源的不足。分析了由于不同的延迟补偿器件引起的延迟不平衡原因,提出了用相同的门电路对称补偿的方案。并进一步分析了在此方案中延迟误差产生的原因,诸如生产工艺、材料特性、应用电压、应用温度等因素的影响,指出了必须采用同一个器件封装中的门电路进行补偿的原因。再针对常用的TTL器件,由于有低电平延迟时间和高电平延迟时间大多不相等的现象,提出了对称串联反相器以抵消延迟时间差异的改进方案。最后根据有些TTL器件信号延迟时间还受另一个输入端输入电平高低的影响,指出了该方案适用的器件型号,以及它们适用的频率范围。几种方案都经过了不同温度和不同电压情况下的实际测试,证明了它们的可行性和可靠性。

一种可编程的数字式延迟器

本文介绍了一种可编程数字延迟器的工作原理及其电路实现，它可以在２μｓ～２５６ｍｓ的范围内，以４μｓ间隔为步长对输入的数字脉冲信号进行延迟处理。这种可编程数字延迟器可与寻呼网中各差转站内的系统延迟检测单元一起完成各差转站的延迟自动设定功能，保证各差转站对不同时刻接收到的同一信息经不同的延迟处理后又能被同步地发射出去。

一种大动态范围高分辨率的脉冲延迟器设计

采用数字方法和模拟方法,设计一种大动态范围、高分辨率的脉冲延迟器,可以实现连续变化的脉冲延迟控制。该系统已经成功应用于某型雷达回波模拟器中,也适合于其它需要对输入脉冲延迟的场合,具有广泛的实用性和适用性。

慢光的研究进展及其应用

可调谐光脉冲延迟技术是全光网络中的关键技术,在众多实现可调谐光脉冲延迟的方法中,利用光纤非线性慢光效应实现光脉冲延迟的技术备受人们关注。本文综述了近年来的各种慢光实现方案,给出了各种方案的研究结果,描述了其应用前景。

高压脉冲延迟线设计

根据“神龙一号”脉冲功率系统高压脉冲传输延迟的要求，设计了一种m导出型高压脉冲延迟线，其特性阻抗75Ω，延迟时间3μs，上升时间80ns。给出了设计程序和初步实验结果。