基于USB PD 3.0协议的新型双相标记解码电路设计与验证

文章提出一种基于USB PD 3.0协议的新型双相标记解码电路设计并给予验证。通过状态机控制计数器的起始与停止,实现单个数据周期突变25%以内的解码结果的预测和产生;通过有限长单位冲激响应滤波器计算得到解码阈值,支持对周期在增减7.13%范围内变化的、连续13个数据的解码,增大解码范围;增加完善的错误检测机制,提高电路的安全性;增加门控,空闲时关闭解码电路,节约能耗。在Synopsys公司的DC开发平台下,对电路进行仿真验证,结果表明相较参考文献中的解码电路,该文的电路结构更简单,解码准确性更高,电路面积更小,功耗更低,解码的安全性更高。

卫星高性能LDPC译码算法研究

卫星通信网络与地面通信网络的融合是未来通信网络的发展趋势,但目前卫星通信的发展相对于地面网络处于滞后的状态,此外,星地信息传输还面临着传输距离远易受干扰、卫星快速移动导致多普勒频移以及信道快速变化等挑战,使得信息传输的可靠性大大降低;信道编码是降低数据传输误码率的有效方式,目前,低密度奇偶校验(Low-Density Parity Check, LDPC)码因其优异的性能得到广泛认可并应用于各个领域;针对LDPC码译码算法进行优化,结合归一化最小和算法(Normalized Min-Sum Algorithm, NMSA)与偏移最小和算法(Offset Min-Sum Algorithm, OMSA)译码方案,提出在获取NMSA最优归一化因子后将其带入OMSA校验节点更新公式中,再获取最优偏移因子,实现两次优化的过程,最终通过仿真显示,译码性能得到进一步的提升。

一种嵌入式MPU指令译码器设计

针对与 Intel系列微处理器兼容的嵌入式微处理器单元 (MPU) ,讨论其译码器的设计问题。通过分析比较两种可行的读入方案 ,择优选用了在状态机控制下的指令读入机制 ,并设计了具有 8个状态的状态机来控制指令读入 ,实现了复杂指令简单化的目的。采用表格技术将译码器与微程序的设计分离。译码器位于 MPU指令流水线的中部 ,其输出队列的长度影响 MPU的性能 ,文中近似采用 M/ M/ 1 / K排队系统的分析方法 ,确定了输出队列长度。译码器与 MPU的其它部分联调完成后 ,使用具有实际意义的应用程序进行测试的结果表明 ,该译码器的设计是合理有效的。

基于FPGA的Turbo码译码算法实现

在分析Turbo码编译码中MAP类译码算法的基础上,重点研究了Max-Log-MAP译码算法的工程实现方法。为解决Turbo码译码器FPGA实现时的复杂性高、存储量大的问题,提出了一种基于FPGA的优化译码器结构和译码算法实现方案,有效减少了存储容量,提高了处理速度,并在Altera的EP2S90芯片上实现了10MHz速率的Turbo码译码器,通过时序仿真验证了译码结构的有效性。

RS码译码器的VLSI设计

本文主要研究RS码译码器的VLSI设计优化方法。分析RS码译码算法的原理 ,将适合计算机仿真计算的算法转换成适合硬件实现的结构 ,并对其进行优化。设计并实现在FPGA上可以工作在 10MHz时钟频率下的单周期硬件译码器。

VBLAST的一种新的解码算法

提出了一种VBLAST的解码算法:组平行干扰抵消GPIC,利用组干扰抑制GIS把系统分解为多个子系统,简化了接收机的复杂度,同时利用多用户检测中的平行干扰抵消PIC(parallelinterferencecancellation),通过增加组间和组内干扰抵消的迭代次数来提高系统的性能.仿真结果表明该算法获得了较好的性能.

高码率多进制LDPC码在AWGN信道中的性能分析

为了解决多进制LDPC码原有译码算法复杂度较高,不利于硬件实现的问题,研究了多进制LDPC码的2种简化译码算法：基于快速傅里叶变换的信度传播译码算法（FFT-BP）和基于对数运算的Log-BP译码算法.同时分析了基于这2种译码算法的高码率（1/2～1）多进制LDPC码在AWGN信道中的性能优势.仿真结果表明：当多进制LDPC码采用这2种不同的译码算法时,随着码率的下降,编码增益和性能曲线与香农限的距离都会随之而增大,即多进制LDPC码适合于高码率情况下的应用.并在牺牲一定的信噪比时,Log-BP算法能够使多进制LDPC码的硬件复杂度得到较大的改善.

一种Viterbi译码算法的改进

提出了一种用寄存器交换法实现Viterbi译码的完整方案.采用一系列如截短法、用等效的思想简化启动过程、加比选计算并行化等方法,进一步改进了Viterbi译码算法的性能.使软判决位数、交织深度等参数在FPGA模拟时均可配置,并用Verilog硬件描述语言具体实现.基于Virtex5芯片进行综合,最大输出频率可达近200Mbps.利用Modelsim6.0和Haps-54开发板分别做了仿真和FPGA实验,同时搭建真实环境,进行BER性能测试,发现自研的IPCore在信噪比高于5.0时,优于Altera公司的同类产品和CDM-600,更适于深空卫星通信.

球形译码算法在信号空间分集系统中的应用研究

针对信号空间分集系统中最大似然检测算法复杂度高的问题,选用球形译码算法作为信号空间分集系统接收机检测算法,可以使接收机在接近最大似然算法检测性能的同时,降低接收机检测复杂度。为进一步降低检测复杂度,通过采用最小均方误差算法减小噪声对接收信号的干扰来降低因搜索噪声点而产生的复杂度,并利用衰减因子k加快搜索半径收缩来达到进一步降低球形译码算法检测复杂度的目的。仿真结果表明,在信号空间分集系统中引入球形译码算法可以降低接收机检测复杂度,并且改进后的球形译码算法检测时间在低信噪比情况下约为传统球形译码算法的12%~33%。因此,球形译码算法可以有效地降低信号空间分集系统接收机检测复杂度。

一种BCH码的新型译码方法及其FPGA器件实现

介绍了一种新型的BCH码的译码方法,并给出了该译码算法的FPGA器件实现方法。与传统的译码算法相比,该算法具有译码速度快、硬件实现复杂度低等优点,从而使得该译码器具有速度快、体积小、性能稳定等特点。

基于二码元长度的实时ACARS信号分析算法

在采集大量过境民航飞机下行的实时ACARS报文信号的基础上,统计分析民航现行地空数据链信号特点,并结合ARINC-618协议定义的ACARS报文信号数据传输机制与编码特点,给出了符合ACARS报文信号特点的信号"预处理"方法,改善了输入报文译码单元的信号质量;提出基于二码元长度的实时ACARS信号分析算法,并完成了报文信号的译码。通过与现有ACARS译码设备对比,提出算法具有良好的报文译码性能。

基于DVB-T的MD算法研究与FPGA实现

DVB-T是基于OFDM技术的欧洲地面数字电视标准。在DVB-T中,有2K和8K两种传输模式以及1/32,1/16,1/8和1/4等4种保护间隔分数值,总共有8种组合模式。在接收机上电后开始工作时,必须首先进行模式检测,得出系统所采用的传输模式和保护间隔分数值。提出了一种基于下采样的传输模式和GI分数值检测算法,并用FPGA实现。

软输出维特比译码器结构优化

分析 Turbo Code的软输出维特比 ( SOVA)译码器的结构优化方法 .首先简介了SOVA译码原理 ;然后从两方面讨论 SOVA算法的硬件实现的优化问题 :一是讨论硬件结构的比特级优化结构 ,提高译码速度 ;二是在算法级将代数环的理论引入到算法的分析中 ,将实数环上的非线性运算转换成另一个环上的线性运算 ,从而简化译码器结构 。

RS码多路并行译码器的容错设计

本文根据ＲＳ码的最小重量译码原理，首先提出了一种以最佳配置的移位伴随式实现纠错的并行译码新算法。基于该算法多路并行处理的特点，本文介绍了对实现该算法的核心电路──移位伴随式产生电路进行容错设计的方法，以最少的硬件冗余获得９７％的平均冗余替代率，以此方法研制的译码器，体现了纠错码的信息冗余技术与译码器的硬件容错技术的结合，能有效地提高信息传输的可靠性。

高速通信系统中两种Turbo迭代译码算法的比较

1993年提出的T urbo码因其优异的性能而引起编码界的关注。之后不久提出的乘积码,是T urbo码的一个分支,他是一种分组纠错码,具有良好的性能。但是多年来大多数学者将研究集中于卷积T urbo码,而很少有人关注考虑分组T urbo码(即乘积码),事实上乘积码相比卷积T urbo码在牺牲较小性能的情况下很大程度地降低了译码复杂度。本文将基于软输入/输出的T urbo译码算法,提出并分析了传统的卷积T urbo码和分组T urbo码(乘积码)的迭代译码算法,并对比分析了两者的译码性能,最后结果表明,两类码非常适合于未来的高速移动通信系统应用,尤其对乘积码,不仅具有较高的码率,同时可以获得更好的误比特率性能,在实际应用中更具有吸引力。

一种基于FPGA/CPLD的脉冲测距系统译码方案

在数字化脉冲测距系统中,译码电路起着至关重要的作用。它可以提高系统的抗干扰性和测距准确性的能力。因此选择一套有效、简捷的译码电路是十分必要的。文中在研究了脉冲延迟译码的基础上,提出了一种更为简捷的译码方案,它在功能上可以完全替代前者,并且这种方案具有较强的灵活性、可扩展性,使设计者在设计时提高效率。

一种低复杂度最小均方误差内插滤波器的优化设计

提出一种低复杂度内插滤波器的设计方法。该方法基于Farrow结构,以内插滤波器输出信号的均方误差最小(MMSE)为设计准则,从而保证最优性能。同时令内插滤波器系数对称化,以降低实现复杂度。仿真结果表明,在同等性能的基础上,优化的二阶内插滤波器和传统内插滤波器相比,复杂度降低了25%;在同等复杂度的基础上,优化的二阶内插滤波器和传统滤波器相比,输出均方误差性能有明显提高。

Turbo码的距离特性及Viterbi译码方法

Turbo码由递归系统卷积码 (RSC)并行级联而成 ,从RSC码特有的距离特性和误码率限分析了Turbo码的优异性能。根据码距特性提出了对角交织的优化交织法。在适当译码增益损失下 ,提出了Turbo码译码的Viterbi译码实现方法 ,并用此方法进行了计算机仿真 ,证明了结论的正确性。

R-S码快速译码算法的研究

基于ＧＦ（２ｍ ）域的傅里叶变换和傅里叶反变换，提出了Ｒｅｅｄ－Ｓｏｌｏｍ ｏｎ（Ｒ－Ｓ）系统码的一种变换域译码算法，并用Ｃ语言予以实现．与常规Ｒ－Ｓ译码算法相比，该算法运算规范，具有不用求错误多项式的根和错误值、硬件开销小、吞吐率高等优点，适合超大规模集成电路的实现．

线性分组码限距离译码器的性能分析

为了提高自动重传请求(ARQ)系统的通过率,在混合ARQ系统中,使用限距离译码器改善系统的性能。在限距离译码时,线性分组码纠正重量≤Lt的错误图样,同时检测重量>t的错误图样。纯纠错译码器和纯检错译码器都是限距离译码器的特例。本文首先介绍了Krautchouk多项式的几个重要性质,然后,用线性分组码及其对偶码的重量分布,分别导出了两种形式的错误译码概率的简化计算公式。由于生成函数方法的使用,成功地得到了重复码、汉明码和扩展汉明码的错误译码概率的解析公式,最后,讨论了Golay码和某些本原BCH码错误译码概率的计算方法。