基于ZYNQ芯片的基板管理控制器设计与实现

随着超算、云计算等数据中心的大规模发展,主板的架构日益复杂,成本控制越来越严苛,常用的基板管理控制器(BMC)设计方案可扩展功能有限,迫切需要设计一种低成本且高效的BMC方案。提出一种基于Vivado和Yocto Project的集成开发平台,选用XILINX ZYNQ系列FPGA芯片,采用其内部硬核ARM运行的OpenBMC方案。该设计通过AXI总线扩展外设,可扩展性强、灵活性高,从而实现BMC与FPGA的双重管理二合一,节约了主板的空间与成本。

Bowtie 2-NUMA:具有NUMA体系结构适应性的基因序列比对应用

Bowtie 2作为生物信息领域使用最广泛的二代测序软件之一,具有计算密集的特点。如何根据多核平台的体系结构进行适应性优化以提高并行效率,成为亟待解决的问题。首先分析了非一致性访存架构的多样性,以及Bowtie 2在多种非一致性访存架构下内存访问拥塞和最后一级缓存命中率低的结构性瓶颈。然后,基于Bowtie 2在不同非一致性访存平台的表现特点,在复制索引、内存分配以及数据划分3个方面进行优化,提出了Bowtie 2-NUMA。最后,通过实验表明,Bowtie 2-NUMA面向不同计算平台,能够基于体系结构进行适应性优化,实现并行效率的提升。

面向智算融合网络的自主防御范式研究

随着数字经济时代算力供给模式的变革,以算力为核心的新型网络基础设施已成为实现算力资源共享、支撑数字经济转型的重要动力.在算力网络中,多元异构用户终端通过多种方式高频接入网络以随时随地获取算力服务,网络的开放性和动态性增大,算力网络将面临更严峻的安全挑战.然而,基于传统网络的安全防御模式通常针对具体安全问题静态式增补安全防护组件,无法主动适配用户需求灵活调整防御策略,难以应对算力网络中的安全风险.因此,本文面向新型算力网络安全需求,将安全功能作为网络内部属性,基于智算融合网络提出一种多维协同自主防御范式.结合智算融合网络“三层”“三域”的设计思想,在“三层”中,以广义服务层定义安全固有服务,以映射适配层智慧适配安全功能,以融合组件层执行安全策略;在“三域”中,以实体域先导资源适配,以知识域驱动安全服务流程,以感控域实施具体安全技术,构建“检测”“溯源”“防御”三维一体的完整基础管控流程,其中安全策略与技术可根据场景扩展性与业务安全性进行灵活调整.最终,通过仿真实验对所提范式有效性进行了验证,为未来智算融合安全的进一步研究和应用提供参考.

基于GPGPU-sim的多kernel场景下GPGPU性能优化实验方法

该文介绍了基于GPGPU-sim的多kernel环境下GPGPU性能优化实验方法,旨在为初学者开展多kernenl场景下GPGPU性能优化研究提供实验方法参考,也能为计算机系统结构教学提供案例。文中重点分析讨论了基于GPGPU-sim模拟器、多kernel场景下的一种自适应线程块调度方法的改进思想、实验方法及过程,还对GPGPU的微系统结构、GPGPU-sim模拟器及源代码结构进行了介绍。实验结果表明,该文阐述的实验方法可行,相对于基准方法,该文提出的改进策略可以提升多kernel场景下GPGPU的执行效率。

NM-SpMM:面向国产异构向量处理器的半结构化稀疏矩阵乘算法

深度神经网络在自然语言处理、计算机视觉等领域取得了优异的成果,由于智能应用处理数据规模的增长和大模型的快速发展,对深度神经网络的推理性能要求越来越高,N∶M半结构化稀疏化技术成为平衡算力需求和应用效果的热点技术之一。国产异构向量处理器FT-M7032为智能模型处理中的数据并行和指令并行开发提供了较大空间。针对N∶M半结构化稀疏模型计算稀疏模式多样性,提出了一种面向FT-M7032的可灵活配置的稀疏矩阵乘算法NM-SpMM。NM-SpMM设计了一种高效的压缩偏移地址稀疏编码格式COA,避免了半结构化参数配置对稀疏数据访存计算的影响。基于COA编码,NM-SpMM对不同维度稀疏矩阵计算进行了细粒度优化。在FT-M7032单核上的实验结果表明,相较于稠密矩阵乘,NM-SpMM能获得1.73~21.00倍的加速,相较于采用CuSPARSE稀疏计算库的NVIDIA V100 GPU,能获得0.04~1.04倍的加速。

区块链交易隐私保护技术研究进展

区块链作为一种去中心化、分布式存储的对等网络技术,近年来在各种互联网交互技术中得以应用。但区块链上存在的隐私保障缺陷限制其发展,并造成一定的风险。首先对区块链按数据结构、节点网络进行介绍,再重点对区块链交易中的账户地址、交易内容、网络节点、节点通信进行隐私安全分析。接着,从地址混淆、内容隐藏、网络保护、通信隔离4个方面叙述现有的区块链隐私保护技术,最后从现有技术的应用和实践出发对区块链安全和效率、监管和保护进行总结和展望。

简易等离子切割下料装置的设计与应用

针对常见的氧乙炔切割和空气等离子切割等热切割方式存在的成本高、危险性大的问题,基于空气等离子切割技术设计了一种简单的半自动钢板切割下料装置。该装置主要由等离子切割电源、供气系统、半自动高速等离子切割行走小车、柔性化等离子切割枪夹具、等离子切割工作台等构成,通过样机设计和实验验证改进对下料装置进行不断优化,实现了对带坡口焊接试板的切割下料,对从事焊接的操作人员的焊接技能训练提供了极大的便利,也为中小企业焊接作业员工培训节约成本。

国产SW26010-Pro处理器上3级BLAS函数众核并行优化

BLAS(basic linear algebra subprograms)是最基本、最重要的底层数学库之一.在一个标准的BLAS库中,BLAS 3级函数涵盖的矩阵-矩阵运算尤为重要,在许多大规模科学与工程计算应用中被广泛调用.另外,BLAS 3级属于计算密集型函数,对充分发挥处理器的计算性能有至关重要的作用.针对国产SW26010-Pro处理器研究BLAS 3级函数的众核并行优化技术.具体而言,根据SW26010-Pro的存储层次结构,设计多级分块算法,挖掘矩阵运算的并行性.在此基础上,基于远程内存访问(remote memory access,RMA)机制设计数据共享策略,提高从核间的数据传输效率.进一步地,采用三缓冲、参数调优等方法对算法进行全面优化,隐藏直接内存访问(direct memory access,DMA)访存开销和RMA通信开销.此外,利用SW26010-Pro的两条硬件流水线和若干向量化计算/访存指令,还对BLAS 3级函数的矩阵-矩阵乘法、矩阵方程组求解、矩阵转置操作等若干运算进行手工汇编优化,提高了函数的浮点计算效率.实验结果显示,所提出的并行优化技术在SW26010-Pro处理器上为BLAS 3级函数带来了明显的性能提升,单核组BLAS 3级函数的浮点计算性能最高可达峰值性能的92%,多核组BLAS 3级函数的浮点计算性能最高可达峰值性能的88%.

大规模集群硬盘故障预测可迁移性研究

硬盘驱动器(HDD)仍然是大型数据中心与超算中心主要和重要的存储部件,而存储集群规模地持续扩大对硬盘故障预测的研究不断提出挑战.当前,前人已使用统计学、机器学习和深度学习等不同类型的故障预测方法用于大规模存储集群的硬盘故障预测,并取得不俗的研究结果.但是,对于故障模型的迁移性与数据集差异的相关研究还较少.我们收集了多种类型的HDD数据集与基于不同策略的模型,对其进行交叉实验验证,在模型迁移性、数据集预处理和模型参数方面获得了相关实验结果,例如:数据集在回溯时间与平衡度上的设置显著影响一定程度的预测模型性能,而模型参数设置则并不敏感;模型在不同数据集之间的可迁移性强弱不定,而数据集特征类型和数量的选择更影响预测模型性能.

基于蜂鸟E203的多级动态分支预测器

近年来,以蜂鸟E203为代表的开源RISC-V微处理器由于功耗低、性能好等优势,受到了学术界和工业界的广泛关注和应用。为提高微处理器性能,降低分支指令造成的流水线停顿,指令分支预测技术成为现代微处理器中广泛应用的重要技术之一。然而,蜂鸟E203现采用的分支预测器是轻量级的静态分支预测器,面临分支预测准确率较低的挑战。由于使用预测准确率较高的动态分支预测器,可以进一步降低由于预测错误导致的重定向取指所产生的开销,因此,针对上述挑战,在原微架构的基础上探索了多种动态分支预测器的实现,提高了分支预测精度并且兼顾了资源开销。实验结果表明,多种动态分支预测器中获得最优结果的是使用静态分支预测结合基于分支历史寄存器BHR的自适应动态分支预测器,在Dhrystone基准测试程序上其分支预测精度可从原来的84.6%最高提升至94.8%,分数从原来的1.296463提高到1.314418,在Coremark基准测试程序上其分支预测精度可从原来的67%提升至78.7%,分数从原来的2.120000提升至2.138008。

面向高性能众核处理器的超频DDR4访存结构设计

从高性能众核处理器的多路DDR4嵌入式工程应用出发,设计一种高密度DDR4串推互连结构,提出一种基于不同激励码型的仿真分析方法。采用双面盲孔印制板工艺折叠串推访存结构设计,解决地址组信号概率性出错问题。在压力测试环境下实测读/写信号波形良好,支持信号超频可靠传输,标称2666 Mbps的DDR4存储颗粒可以在3000 Mbps速率下长时间稳定运行。已在神威E级原型机等多台套大型计算装备研发中得到规模化推广应用,产生了良好的技术效益。

基于Actor模型的众核数据流硬件架构探索

超大规模AI模型的分布式训练对芯片架构的通信能力和可扩展性提出了挑战。晶圆级芯片通过在同一片晶圆上集成大量的计算核心和互联网络,实现了超高的计算密度和通信性能,成为了训练超大规模AI模型的理想选择。AMCoDA是一种基于Actor模型的众核数据流硬件架构,旨在利用Actor并行编程模型的高度并行性、异步消息传递和高扩展性等特点,在晶圆级芯片上实现AI模型的分布式训练。AMCoDA的设计包括计算模型、执行模型和硬件架构3个层面。实验表明,AMCoDA能广泛支持分布式训练中的各种并行模式和集合通信模式,灵活高效地完成复杂分布式训练策略的部署和执行。

软硬件混合的高效CHI协议分析

在片上系统SoC开发过程中,如何高效准确地进行功能验证与性能分析,是亟待解决的难题。针对目前在FPGA原型平台上对片上网络协议监测手段有限的问题,提出了一种软硬件混合的高效CHI协议监测和分析方法,通过SystemVerilog的直接编程接口DPI连接C代码,由可综合的硬件部分提供共享函数体,不可综合的软件部分通过共享函数体从片上网络协议的各个通道捕捉待测SoC中的CHI报文,进行离线保存或在线检查。实验结果表明,该方法具有硬件资源占用少、可重用性高的优点,离线模式对仿真速率影响不大,在线模式可以在待测SoC运行的同时发现问题,能够实现在原型平台上对CHI协议报文的高效监测,有效加速SoC问题的定位和性能分析。

多核堆栈处理器研究与设计

为满足日趋复杂的嵌入式环境对堆栈处理器和Forth技术的应用需求,在单核堆栈处理器模型研究的基础上,设计一种多核堆栈处理器模型。基于J1单核堆栈处理器模型,针对多核目标,增加计时器、中断等功能,形成新的L32单核堆栈处理器模型,并以该单核模型为内核,引入共享总线和十字开关互联方式的Wishbone总线、多端口存储器和面向多任务Forth系统的指令集,建立一种多核堆栈处理器模型L32-MC。利用该多核模型,在FPGA上实现4核和8核的L32-MC原型多核堆栈处理器。实验结果表明,4核和8核的L32-MC原型堆栈处理器满足高性能低功耗的多核处理器设计目标。

基于交叉开关互连的多核堆栈处理器架构设计

为满足堆栈处理器对于并行化程序应用的需求,提出一种多核堆栈处理器架构。在单核堆栈处理器的基础上,以交叉开关作为核间互连结构,通过对指令集、高速缓存器、一致性协议以及中断机制的设计,可在一个时钟周期内完成取指、译码、执行、核间数据传输和中断响应操作。在Xilinx FPGA芯片上进行单核、双核和四核堆栈处理器的实现,通过矩阵乘法计算进行性能实验验证,在100 MHz时钟频率的情况下,四核堆栈处理器的最大性能相当于单核堆栈处理器的3.99倍。实验结果表明,基于交叉开关互连的多核堆栈处理器架构可较好发挥多核堆栈处理器中每一个核心的性能。

基于MLIR的数据流模型

在冯诺依曼架构下,指令集的使用让软硬件得以解耦并各自飞速发展。然而,近年来并行多核架构加速器的热潮为冯诺依曼架构下的顺序编程模型带来了挑战。在顺序编程模型下设计而成的指令集缺乏对并行硬件的抽象,因此仅仅使用指令集已不能完全完成软硬件的解耦。人工智能软件编译栈领域需要新的编程模型,以对接顺序执行的编程平台和并行多核的硬件后端,并进一步探索并行硬件提供的优化机会。使用数据流模型作为编程模型,为顺序执行程序和并行硬件指令集的对接过程提供通用抽象,在指令集的基础上进一步实现软件前端与硬件后端的解耦。为确保项目的可复用性,将数据流模型以codelet dialect的形式实现在谷歌提出的编译器框架MLIR上。MLIR致力于整合碎片化的编译器生态,提高前后端对接流程的可复用性,在MLIR上实现的数据流模型将进一步提升MLIR系统的可复用性。

面向广义Chiplet的高速BGA与PCB传输结构设计

从广义Chiplet互连设计出发,重点研究BGA区域孔串扰分析方法和优化措施。提出以单元阵列孔建模计算作为全芯片BGA区域孔串扰评估方式,进一步根据不同布线层互连分析需求构建了多层扇出的孔建模平台。单元阵列孔建模分析结果和多层扇出孔阵建模分析结果相互印证,说明以单元阵列作为串扰评估最小单元是准确的,多层扇出孔阵建模方式是高效可行的。采用多层扇出孔阵建模平台对2种BGA封装管脚对应的PCB孔串扰进行了对比分析。结果显示,在封装管脚设计时,提高邻近信号孔间距与邻近信号孔地孔间距比例比增加地孔数量和管脚间距更能有效地抑制串扰。

基于RF-LSTM模型的无人机执行器故障诊断算法

针对现有的无人机执行器故障检测存在解析模型构建耗时长、故障诊断准确度低等问题,该文提出了一种基于数据驱动的复合故障诊断算法,有效地避免了传统解析模型诊断需要更为精确的信息的问题,实现准确快速的执行器故障诊断。该文提出了基于随机森林长短期记忆(RF-LSTM)模型的数据驱动的无人机执行器故障诊断方法。利用随机森林(RF)算法对输入数据进行特征选择,在此基础上构建RF-LSTM小型固定翼无人机故障诊断模型。在4种典型的执行器故障模式下验证了所提出方法的可行性。仿真实验结果表明,基于RF-LSTM模型的故障诊断精度较高,具有较好的实时性。

基于资源感知的分布式爬虫任务调度方法

文中致力于开发一种基于资源感知的分布式爬虫任务调度方法,以优化分布式环境中各节点的系统资源利用,提升爬虫任务的执行效率。该方法通过引入资源感知调度算法和节点优先级管理,实现对节点中CPU、内存、网络等资源的监测,以便均衡调度爬虫任务,即确保爬虫任务在资源利用率较低的节点上执行,从而有效减轻各个节点之间资源过度占用和不均衡问题。另外,该方法引入的Flask提高了可扩展性,实现了可视化爬虫监控平台。实验结果表明,文中提出的方法在提高爬虫任务执行效率和适应性方面取得了显著效果,为分布式爬虫系统的进一步优化提供了有益指导。

神经渲染及其硬件加速综述

神经渲染是一种基于深度学习的新兴图像和视频生成方法,它将深度学习模型和计算机图形学的物理模型相结合,从而获得可控和逼真的场景表示和渲染,实现对诸如光照、相机参数、姿态等场景属性的控制.一方面,神经渲染既可以充分利用深度学习的优势,实现传统前向渲染流程的加速,也可以为影像的逆向渲染和3维场景重建等特定任务提供新的解决方案;另一方面设计适应神经渲染流水线的创新硬件结构,突破现有图形处理器的并行计算和功耗瓶颈,有望为虚拟现实和增强现实、影视创作和数字娱乐、人工智能和元宇宙等未来重点领域提供重要支撑.综述了神经渲染的技术内涵、主要挑战和研究进展,在此基础上分析了神经渲染流水线对硬件加速支持的共性需求和当前主流神经渲染硬件加速结构的特点,进而讨论了神经渲染处理器架构的设计挑战,最后展望了其未来的发展趋势.