一种基于指令MKS的自动向量化代价模型

自动向量化代价模型是编译器进行自动向量化优化时的重要组成部分,其作用是评估代码在应用向量化转换后能否获得性能提升。当代价模型不准确时,编译器会应用负收益的向量化转换,从而降低程序的执行效率。针对GCC编译器默认代价模型的不精确问题,以Intel Xeon Silver 4214R CPU为平台,提出了一种基于指令MKS的自动向量化代价模型。该模型充分考虑了指令的机器模式、运算类型以及运算强度等,并使用梯度下降算法自动搜索不同指令类型的近似代价。在SPEC2006以及SPEC2017上进行了单线程测试,实验结果表明,该模型能够减少收益评估错误的情况。与默认代价模型生成的向量程序相比,GCC编译器添加MKS代价模型后,在SPEC2006课题上最高获得了4.72%的提速,在SPEC2017课题上最高获得了7.08%的提速。

swLLVM:面向神威新一代超级计算机的优化编译器

异构众核架构具有超高的能效比,已成为超级计算机体系结构的重要发展方向.然而,异构系统的复杂性给应用开发和优化提出了更高要求,其在发展过程中面临好用性和可编程性等众多技术挑战.我国自主研制的神威新一代超级计算机采用了国产申威异构众核处理器SW26010Pro.为了发挥新一代众核处理器的性能优势,支撑新兴科学计算应用的开发和优化,设计并实现面向SW26010Pro平台的优化编译器swLLVM.该编译器支持Athread和SDAA双模态异构编程模型,提供多级存储层次描述及向量操作扩展,并且针对SW26010Pro架构特点实现控制流向量化、基于代价的节点合并以及针对多级存储层次的编译优化.测试结果表明,所设计并实现的编译优化效果显著,其中,控制流向量化和节点合并优化的平均加速比分别为1.23和1.11,而访存相关优化最高可获得2.49倍的性能提升.最后,使用SPEC CPU2006标准测试集从多个维度对swLLVM进行了综合评估,相较于SWGCC的相同优化级别,swLLVM整型课题性能平均下降0.12%,浮点型课题性能平均提升9.04%,整体性能平均提升5.25%,编译速度平均提升79.1%,代码尺寸平均减少1.15%.

基于内存保护键值的细粒度访存监控

基于内存保护键值硬件扩展,提出了一种轻量化且细粒度的页保护机制。突破了传统页保护方法仅支持页粒度访存监控的技术局限,实现了能够拦截每个访存操作的细粒度页保护机制。充分利用内存保护键值提供的用户态线程局部页访问权限控制,性能开销相比传统页保护的降低了30%以上。通过融合细粒度页保护与编译插桩,弥补了传统编译插桩方法无法覆盖程序中不可重编译部分的局限性。

面向国产高性能加速器的LLVM编译器设计及优化

国防科技大学自主研制的高性能加速器采用中央处理器(CPU)+通用数字信号处理器(GPDSP)的片上异构融合架构,使用超长指令集(VLIW)+单指令多数据流(SIMD)的向量化结构的GPDSP是峰值性能主要支撑的加速核。主流编译器在密集的数据计算指令排布、为指令静态分配硬件执行单元、GPDSP特有的向量指令等方面不能很好地支持高性能加速器。基于低级虚拟器(LLVM)编译框架,在前寄存器分配调度阶段,结合峰值寄存器压力感知方法(PERP)、蚁群优化(ACO)算法与GPDSP结构特点,优化代价模型,设计支持寄存器压力感知的指令调度模块;在后寄存器分配阶段提出支持静态功能单元分配的指令调度策略,通过冲突检测机制保证功能单元分配的正确性,为指令并行执行提供软件基础;在后端封装一系列丰富且规整的向量指令接口,实现对GPDSP向量指令的支持。实验结果表明,所提出的LLVM编译架构优化方法从功能和性能上实现了对GPDSP的良好支撑,GCC testsuite测试整体性能平均加速比为4.539,SPEC CPU 2017浮点测试整体性能平均加速比为4.49,SPEC CPU 2017整型测试整体性能平均加速比为3.24,使用向量接口的向量程序实现了平均97.1%的性能提升率。

面向DCU的LDS访存向量化优化

在深度计算器(DCU)中,本地数据共享(LDS)是相较于全局内存延迟更低、带宽更高的关键存储部件。随着异构程序对LDS的使用越来越频繁,LDS访存效率低下成为限制异构程序性能的重要因素。此外,LDS访问过程中存在bank冲突的特性,使LDS的访问应遵循一定原则才能高效利用,当线程间的数据访问呈现重叠的访存特征时,访问向量化指令会因此产生延迟。针对此问题,提出面向DCU的LDS访存向量化优化方法。通过实现连续数据访问的向量化,减少LDS的访问次数,降低访存耗时,由此提高程序访存效率。在此基础上,通过设计访存特征的判断方法,提出能够有效解决数据重叠的LDS访存向量化方法,实现一种面向国产通用加速器的LDS高效访存技术,确保向量化方法对访存效率的有效提升。实验结果表明:在使用LDS的异构程序中,LDS访存向量化实现后程序性能平均提升了22.6%,验证了所提方法的有效性;同时,向量化方法能够实现LDS线程间访存数据重叠问题的优化,使异构程序得到平均30%的性能提升。

基于SEResnet的中草药识别系统

随着深度学习在视觉领域的发展,图像识别被应用于日常中草药识别。为了提高中草药植物图像识别的效率和准确率,提出SEResnet深度学习模型对生活中常见的中草药植物图像进行识别与分类。首先,模型选择32类中草药构建数据集,之后以Resnet152为基础模型并加入注意力模块提高识别准确率,最后基于模型设计中草药识别系统。实验结果显示,训练集识别的准确率达到97.34%,达到日常生活使用水平。

基于深度学习的农产品期货价格预测研究

提高农产品期货价格的预测能力可为投资者的投资交易和政府宏观调控提供一定借鉴.在对LSTM、GRU、BiLSTM三种深度学习模型进行对比研究的基础上,通过添加随机种子稳定预测结果、使用一阶差分降低价格预测滞后性、用正则化、回调函数等方法解决过拟合问题,对LSTM模型进行优化.利用大连商品交易所农产品期货数据,将优化后的模型应用于玉米、黄大豆1号、鸡蛋三种农产品期货的价格预测.预测结果评价指标表明,优化LSTM模型的均方根误差为17.04,平均绝对误差为13.94,误差分别降低了38.6%和33.6%.优化的深度学习模型能够用于预测农产品期货价格,为投资交易提供借鉴.

动态模糊逻辑程序设计语言编译器的实现

动态模糊逻辑程序设计语言的独特优势在于可以处理动态模糊数据,但现存的编译器很难有效解析动态模糊数据。针对此问题,通过扩展监督命令程序结构,引入对动态模糊性的形式化描述,设计一种新型的动态模糊逻辑程序设计语言编译器。通过实例验证,该编译器能正确解析动态模糊数据,降低了动态模糊逻辑程序调试难度,提高了动态模糊逻辑程序开发效率。

分簇式VLIW密码专用处理器的编译器后端优化研究

密码专用处理器常采用分簇式超长指令字(Very Long Instruction Word,VLIW)架构,其性能的发挥依赖于编译器的实现.当前对于通用VLIW架构的编译后端优化方案,在密码专用处理器上都有一定的不适应性.为此,本文提出了一种面向密码专用处理器的、同时进行簇指派、指令调度和寄存器分配的编译器后端优化方法.构造“定值-引用”链,求解变量的候选寄存器类型集合交集,确定其寄存器类型;实时评估可用资源,进行基于优先级的指令选择和基于平衡寄存器压力的簇指派;改进线性扫描算法,基于变量的“待引用次数”列表进行实时的寄存器分配.实验结果表明,本方法能够提升生成代码的性能,且算法是非启发式的,减小了编译所需的时间.

频繁序列挖掘帮助的LLVM编译时能耗优化方法

面向最小化能耗的LLVM编译时优化研究工作还较为稀缺,而现有的设计空间搜索优化方法仍缺乏有效捕获和使用选项交互信息的手段,还存在解质量不高和收敛速度不快的问题.针对上述问题,文中提出一种频繁序列挖掘帮助的LLVM编译时能耗优化方法.该方法运用带能耗改进标注的频繁选项序列FOSE表征反复出现在优势解中的选项子序列及其功效,进一步借助不同序列长度的FOSE捕获任意多个选项之间交互并利用前缀树和后缀树进行表示;在此基础上,针对迭代寻优过程设计了一种FOSE挖掘算法,从而形成可为新解生成提供有用、全面、可高效使用和时效好的选项交互信息挖掘方法;最后基于FOSE的前后缀树定义了新解生成机制并给出了新解生成的规则和过程,进而提出一种迭代优化算法FHIA-FSM.与当前最快可获取较好质量解的Georgiou算法以及公认在足够长演化时间后可得到高质量解的GA算法在4个不同领域的7个典型案例下的实验对比显示:在基准停机时间下本文FHIA-FSM较Georgiou和GA的解质量平均相对改进最好可达15.52%和101.81%;在达到基准解质量的收敛速度上,FHIA-FSM较Georgiou和GA平均相对改进最好可达18.00%和25.25%.

以RISC-V为目标的动态二进制翻译代码质量优化方法

动态二进制翻译是解决一款指令集面临生态系统壁垒问题的主流技术,通过将二进制程序从源指令集翻译成目标指令集,可以在目标指令集的处理器上运行源指令集的应用程序.动态二进制翻译技术的一大挑战是如何生成高质量的目标指令序列,尤其当源指令集和目标指令集存在差异时.为探究该问题,以RISC-V64指令集为目标指令集,分析了当RISC-V64,RISC-V32,MIPS32,x86分别作为源指令集时,影响动态二进制翻译技术翻译质量的因素.针对这些因素,分别提出相应优化方法,并借助RISC-V B扩展和RISC-V P扩展中的部分指令提升翻译质量.最后,提出一个新的动态二进制翻译程序DBT-FEMU实现优化.在模拟器和FPGA中的评估数据显示,运行SPEC CPU2006的整数基准程序时,优化方法可使目标程序所执行的动态指令数平均减少57%,平均性能达QEMU-i386的4.12倍.

面向飞腾迈创数字处理器的内核代码自动生成框架

数字信号处理器(digital signal processor,DSP)通常采用超长指令字(very long instruction word,VLIW)和单指令多数据(single instruction multiple data,SIMD)的架构来提升处理器整体计算性能,从而适用于高性能计算、图像处理、嵌入式系统等各个领域.飞腾迈创数字处理器(FT-Matrix)作为国防科技大学自主研制的高性能通用数字信号处理器,其极致计算性能的体现依赖于对VLIW与SIMD架构特点的充分挖掘.不止是飞腾迈创系列,绝大多数处理器上高度优化的内核代码或核心库函数都依赖于底层汇编级工具或手工开发.然而,手工编写内核算子的开发方法总是需要大量的时间和人力开销来充分释放硬件的性能潜力.尤其是VLIW+SIMD的处理器,专家级汇编开发的难度更为突出.针对这些问题,提出一种面向飞腾迈创数字处理器的高性能的内核代码自动生成框架(automatic kernel code-generation framework on FT-Matrix),将飞腾迈创处理器的架构特性引入到多层次的内核代码优化方法中.该框架包括3层优化组件:自适应循环分块、标向量协同的自动向量化和细粒度的指令级优化.该框架可以根据硬件的内存层次结构和内核的数据布局自动搜索最优循环分块参数,并进一步引入标量-向量单元协同的自动向量化指令选择与数据排布,以提高内核代码执行时的数据复用和并行性.此外,该框架提供了类汇编的中间表示,以应用各种指令级优化来探索更多指令级并行性(ILP)的优化空间,同时也为其他硬件平台提供了后端快速接入和自适应代码生成的模块,以实现高效内核代码开发的敏捷设计.实验表明,该框架生成的内核基准测试代码的平均性能是目标-数字信号处理器(DSP)--的手工函数库的3.25倍,是使用普通向量C语言编写的内核代码的20.62倍.

CRCLA编译前端中代码检测与DFG生成技术研究

针对密码算法自动映射到可重构密码逻辑阵列(CRCLA)的需求,并为给后端映射提供准确、精简的数据流图,提出了一种数据流图生成与优化的前端设计。该前端以Flex、Bison为编译框架,对高级语言C++编写的代码进行词法、语法分析得到语法树,并依据密码算法指令特点和CRCLA硬件结构进行语义分析生成数据流图;源代码中存在不同方式实现的功能如S盒替换、比特置换,但其在CRCLA中可用单算子代替实现。设计了基于注意力机制的图嵌入模型进行检测识别,并进行图结构替换;同时函数展开、冗余节点消除与数据流图分层等操作优化了数据流图。实验结果表明,该设计经代码识别、优化后,实现了精简的数据流图自动化生成,与其他编译器的编译前端相比性能提高了约37%。

面向DCU非一致控制流的编译优化

国产DCU采用单指令多线程(SIMT)的并行执行模型,在程序执行时核函数内会产生非一致控制流,导致线程束中的线程部分只能串行执行,即线程束分化。针对核函数的性能因线程束分化受到严重制约的问题,提出一种减少线程束分化时间的编译优化方法——部分控制流合并(PCFM)。首先,通过散度分析找到同构且含有大量相同指令和相似指令的可融合发散区域;其次,统计合并后节省的指令周期百分比,从而评估可融合发散区域的融合盈利;最后,查找对齐序列,并合并有收益的可融合发散区域。在DCU上使用PCFM测试从图形处理器(GPU)基准测试套件Rodinia和经典的排序算法中选择的测试用例,实验结果表明,PCFM对测试用例能够取得1.146的平均加速比,与分支融合+尾合并方法相比,使用PCFM的加速比平均提高了5.72%。可见,所提方法减少线程束分化的效果更好。

基于机器学习的多面体模型下的循环置换

针对现有多面体编译器默认调度性能欠佳的问题,提出了一种在给定问题规模下为循环程序预测最佳置换的方法。扩展Pluto以支持循环置换功能,构建决策树模型以在问题规模变化较大时预测最佳置换,构建回归模型以在问题规模相对集中时预测并行环境下的最佳置换,同时构建统一模型和泛化模型以提高方法的实用性。实验结果表明,决策树模型在并行环境下相较于Pluto取得了最大3.99倍和几何平均2.25倍的加速比,在并行和串行环境下分别达到了Oracle的92%和99%;回归模型的性能达到了Oracle的97%。

面向申威异构众核处理器的矩阵乘分块参数模型

针对矩阵乘计算的编译优化,解决了由于申威异构众核处理器复杂体系结构及存储层次导致的程序优化难问题,过程中循环分块参数对于程序的优化效果极为重要。基于申威最新一代SW26010-Pro异构众核处理器提出了矩阵乘计算分块参数模型,旨在为矩阵乘计算编译优化的计算分解提供分析模型支撑。模型通过对申威处理器上的存储空间及数据传输过程进行分析,能够确定最优循环分块参数,并对数据传输时间及程序执行时间做出预测。测试证明模型能够在存储空间限制条件下得到最优循环分块参数,且程序执行时间预测平均准确率达到了96.87%。

基于图形化热工水力测控程序的解释性加载设计

在热工水力测控系统中,常采用图形化编程的方式构建编程控件之间逻辑关系,形成所需的系统功能;程序的部署和运行时,若采用程序实时编译的模式,会带来编译时间长、编译环境复杂等问题;为了提高测控程序的开发效率,采用控件组件化的思想,进行图形化程序逻辑关系的分解与重构机制设计;提出程序模板+轻量级配置文件的模式,利用程序模板对配置文件进行解释性加载;在热工水力测控系统的测试验证中,利用基于解释性加载机制的图形化编程平台完成了其中测控软件的开发及运行,功能及数据结果准确无误;该解释性加载机制真实、有效,可实现图形化热工水力测控程序的快速部署与加载运行。

面向可重构AI芯片的编译框架设计

针对LUNA体系结构的特征,设计了高效的类C语言的数据流编译框架NLANG,采用C+原语的静态图编程模式描述LUNA的计算逻辑,提出了外层原语—内层原语—低层原语的3层框架对静态图进行高效转换,分析当前计算特征,归纳出相应计算模式,根据计算模式自动生成匹配的硬件连接配置。性能评测结果表明,NLANG编译器生成的汇编代码效率能够达到手工汇编效率的90%以上。

一种面向Python软件的静态逆向分析方法

随着编程语言的发展,恶意软件愈发泛滥,包括木马、Shell、后门和钓鱼程序等。而其外观与正常软件几乎一样,普通用户难以区分,如果误装了恶意软件会产生很严重的后果。同时,安全从业人员也需要通过分析恶意软件的底层逻辑和源代码来研究如何防范恶意软件。针对Java和C++编写的软件已经有了成熟的逆向分析方法,而对基于Python开发的软件还没有。因此,提出了一种面向Python软件的静态逆向分析方法,通过解析软件源代码,帮助普通用户避免误用恶意软件以及帮助研究人员更透彻地了解恶意软件。对Python软件的打包封装原理进行了简要介绍,详细说明了逆向分析方法的流程,并对示例程序进行了打包封装及逆向分析全流程的实验验证,总结了该方法的应用场景及不足之处。

同步数据流语言可信编译器的构造

同步数据流语言近年来在航空、高铁、核电等安全关键领域得到广泛应用.然而,此类语言相关开发工具本身的安全性业已成为被高度关注的安全隐患之一.借助辅助定理证明器实现常规语言编译器的构造和验证已被证明是成功的,有望最大限度地解决误编译问题.基于这种方法,开展了从同步数据流语言(Lustre为原型)到串行命令式语言(C为原型)的可信编译器构造的关键技术研究.其挑战性在于两类语言之间的巨大差异,源语言具有时钟同步、数据流、并发及流数据对象等特征,而目标语言则具有顺序控制流特征.同类研究中,目前尚无针对核心翻译过程的公开成果.就单一时钟的情形实现了一个经过形式化验证的完整编译过程,相关技术将应用于安全关键领域编译系统的开发.综述了这一可信编译器的研究背景、意义、总体设计框架、核心技术、现状以及进行中或后续的工作.