组合险象逻辑余式判据

本文给出了逻辑函数余式的定义，建立了简单逻辑函数余式和复合逻辑函数余式，并得到一系列逻辑冒险，０型功能冒险，１型功能冒险的判定定理及确定各类险象和其转化条件．为无险象组合电路设计及最终解决组合险象问题奠定了坚实的基础．

长临界组合通路的重构算法

讨论了组合逻辑电路中长临界组合通路的重构变换算法，并证明了该算法的正确性及对延时优化的有效性．

时序逻辑电路ASIC化PLA模型设计法(二)

本文针对可编程ASIC专用集成电路特点，给出了适合于用可编程ASIC设计复杂时序电路的PLA模型设计法；介绍了用PLA模型设计带预置数的六位可控常数加法计数器的方法，给出了用PALCE220V10实现该复杂计数器的方法和开发步骤。

用计算机分析逻辑电路

本文讨论用计算机分析逻辑电路的可行性及如何借助哑程序来分析具体逻辑电路的方法。

硬件描述语言(HDL)与逻辑系统设计

本文介绍了当前流行的两种硬件描述语言———ＶＨＤＬ和ＶｅｒｉｌｏｇＨＤＬ。给出了利用硬件描述语言进行逻辑系统设计的流程和方法，与传统设计方法进行了比较。

FPGA及其设计技术

ＦＰＧＡ是新一代的可编程器件，它将定制ＡＳＩＣ的高集成度、高性能的优点与用户可编程器件（ＰＡＬ，ＧＡＬ）的方便灵活的特点结合在一起，从而避免了用定制ＡＳＩＣ的高成本、高风险、长设计周期和使用可编程器件密度低的缺点。但由于ＦＰＧＡ的体系结构与传统的ＴＴＬ器件有非常大的差别，因此其设计方法与传统的ＴＴＬ电路有很大的不同，必须采用适合ＦＰＧＡ体系结构的设计方法，才能取得比较好的设计结果。因此有必要对ＦＰＧＡ的设计方法进行讨论。在本文中对ＦＰＧＡ设计中的时钟信号分配技术、电路构造单元选择技术、人工干预自动布局布线技术、采用冗余技术等进行了较详细的探讨。