一种基于元胞自动机的综合测试数据压缩方案

为降低IC测试成本,压缩测试数据量是一种非常有效的解决途径。首先依据元胞自动机产生的随机向量数组,通过穷举法寻找测试集处理的最佳变换规则,把原始测试集拆分为主分量集和残存集两部分,其中主分量集可由元胞自动机生成,随后对残存集采用VariableTail编码进行压缩。实验结果表明,所提方案与传统编码压缩方法及其优化方案相比,具有更高的平均压缩率,且对无关位较少、复杂度较高电路的压缩效果更加明显。

一种相邻游程增量编码的测试数据压缩方案

随着集成电路制造工艺的高速发展,其构造越来越复杂,测试成本也越来越高,而压缩测试数据是降低测试成本的有效方法之一。本文在双游程交替编码基础上,提出了一种相邻游程增量编码的测试数据压缩方案。先通过编码表获得当前游程编码长度N,然后得到当前游程减去前一游程的差值M,当M不为负数且比N-1小时,使用M+1个0表示当前游程。在压缩过程中,通过实时对比两种编码的长度,并选择长度小的编码以进一步压缩数据,实验证明本方案有着良好的压缩效果。

基于决策树的英文翻译软件缺陷检测方法

传统英文翻译软件缺陷检测缺少逻辑分析,存在大量重复检测,检测效率低、精度也不高,对此,基于决策树设计一种英文翻译软件缺陷检测方法。选择pin框架搭建检测结构,利用决策树原理构建缺陷定位模型,实现特征检测分类,最后利用特征矢量法对比决策树节点相似性,得到节点特征向量。实验结果表明,与传统方法相比,能够检测出更多的软件缺陷,具有应用价值。

应用Variable-Tail编码压缩的测试资源划分方法

测试资源划分是降低测试成本的一种有效方法 .本文提出了一种新的有效的对测试数据进行压缩的编码 :Variable Tail编码 ,并构建了基于该编码的测试资源划分方案 .文章的理论分析和实验研究表明了采用Variable Tail编码能取得比Golomb编码更高的压缩率 ,针对多种模式下的测试向量均能提供很好的压缩效果 ,解码器的硬件也较易实现 .文章还提出了一种整合不确定位动态赋值的测试向量排序算法 ,该算法可以进一步提高测试压缩率 .文章最后用实验数据验证了所提编码和排序算法的高效性 .

基于CAD的三坐标测量机检测规划系统的开发

为了提高检测自动化和智能化水平,提出基于CAD平台的三坐标测量机检测规划系统的开发方法。系统结构由外至里分为界面层、功能层、服务层和数据层四层,外层的操作和功能通过里层的支撑服务和数据实现。关键技术中检测几何信息的提取分为直接获取和元素离散点拟合两种方式;采样规划采用以规则分布为基础的步长自适应再分策略;路径规划主要涉及表面求交线的碰撞检查及基于启发式规则的碰撞规避;自动编程根据功能和规划信息依DMIS格式实现。整套系统基于三维CAD平台Open CASCADE进行了实现,相关实例表明该系统能很好地完成常见零件的自动检测规划任务。

基于CATIA的客车内外监控视野校核设计

城市客车车载视频监控系统是城市治安监控系统的重要组成。本文介绍城市客车车载监控系统配置的选型,采用CATIA软件建立车辆内外监控视野模型库,提出视野校核方法,并通过实车验证。

应用混合游程编码的SOC测试数据压缩方法

本文提出了一种有效的基于游程编码的测试数据压缩/解压缩的算法:混合游程编码,它具有压缩率高和相应解码电路硬件开销小的突出特点.另外,由于编码算法的压缩率和测试数据中不确定位的填充策略有很大的关系,所以为了进一步提高测试压缩编码效率,本文还提出一种不确定位的迭代排序填充算法.理论分析和对部分IS-CAS 89 benchmark电路的实验结果证明了混合游程编码和迭代排序填充算法的有效性.

SOC可测试性设计与测试技术

超深亚微米工艺和基于芯核的设计给芯片系统(system-on-a-chip,SOC)测试带来了新的问题.对SOC可测试性设计与测试技术的国际研究现状及进展进行了广泛而深入的综述.从芯核级综述了数字逻辑、模拟电路、存储器、处理器4类芯核的可测试性设计与测试技术,从系统级综述了测试激励、测试响应和测试访问机制等SOC测试资源的设计以及压缩／解压缩与测试调度等测试资源划分、优化技术,并介绍了2个标准化组织开展的SOC测试标准工作.最后,展望了SOC测试未来的发展方向.

一种有效的低功耗扫描测试结构——PowerCut

扫描测试是超大规模集成电路测试中最常用的一种技术.但在扫描测试过程中,扫描单元的频繁翻转会引起电路中过大的测试功耗,这对电路测试提出了新的挑战.提出了一种新颖的低功耗全扫描结构——PowerCut,通过对扫描链的修改,加入阻隔逻辑,有效降低扫描移位过程中的动态功耗,同时加入控制单元,使电路在扫描移位过程时进入低漏电流状态,降低了电路的静态功耗.实验表明该结构在较小的硬件开销范围内有效地减小了扫描测试功耗.

一种容软错误的BIST结构

针对深亚微米工艺下瞬态故障引发的软错误可能成为芯片失效的重要原因,提出一种容软错误的BIST结构——FT-CBILBO.该结构对并发内建逻辑块观察器进行改进,通过对多输入特征寄存器进行功能复用,构建双模冗余的容错微结构,并且能有效地降低开销;在触发器输出端插入C单元,可有效地针对单事件翻转进行防护,阻塞瞬态故障引发的软错误.在UMC0.18μm工艺下的实验结果表明,FT-CBILBO面积开销为28.37%～33.29%,性能开销为4.99%～18.20%.

三坐标测量机无碰撞检测路径的生成

针对三坐标测量机检测路径的优化与安全问题,提出一种无碰撞检测路径的生成方法.先对测量点按其参数加权和大小规划检测顺序形成初始路径,再通过对测头扫描体表面与零件表面求截面交线进行碰撞检测,结合轴向包围盒过滤提高碰撞检测的效率;对于碰撞的路径段,先对可能存在的外圆特征进行碰撞规避,再对其他碰撞采用启发式规则进行避障移动规划,结合设计的一个扩展包围盒进行避障点设定.最后通过实验验证了文中方法的可行性.实验结果表明,该方法可以在较短时间内生成有效的较优路径,同时能很好地避免碰撞.

航空发动机试车计算机辅助试验系统

讨论了某型航空发动机试车计算机辅助试验系统的开发;采用模块化的VXI总线仪器和外挂式控制方式开发了数据采集系统;采用对基本试车状态进行组态的方法实现了对发动机试车程序的灵活编辑,使系统可以同时满足常规生产试车和定制科研试车的需求;针对发动机试车信号的特点,采用了不同的数字滤波器进行滤波,有效地滤除信号中的干扰,有助于从信号中提取有用的信息;系统工作稳定可靠,操作简单,维护方便,能够完全满足发动机的试车技术要求。

双阈值CMOS电路静态功耗优化

集成电路设计进入深亚微米阶段后 ,静态功耗不容忽视 提出一种基于双阈值电压的静态功耗优化算法 ,利用ISCAS85和ISCAS89电路集的实验结果表明 ,2 0 %以上的静态功耗可以被消除 (大规模电路在 90 %以上 ) ;同时 ,文中算法也从很大程度上减小了电路的竞争冒险 。

应用数字图像处理技术实现木材纹理特征检测

基于图像图形学方法，实现了对木材纹理灰度特性的分析，并利用计算机自动检测出木材纹理形状、角度、纹理周期长度、线宽度和间距等特征量值。试验结果证实，BWMORPH为最适于木材类中弱纹理的形状轮廓检测，并生成新的纹理骨骼线图像；对纹理骨骼线图像进行Radon变换后，可得到0～180°纹理线条在相应角度上投影变换域的积分值，从而绘制出纹理角度的二维曲线图，纹理曲线图所反映的木材纹理方向性规律与人们平常对木材纹理的印象相吻合；通过将纹理图像二值化后再横向扫描的方式，能够得到纹理的峰—谷周期图，从中能够准确计算出纹理的周期长度，对应于木材的生长轮宽度，并可进一步求出纹理的线宽度和纹理的间距，分别对应木材的早、晚材宽度。

三坐标测量机一般表面上的自适应采样规划

针对CAD模型已知的三坐标测量机一般表面(连续或非连续的基本特征表面)上的常用采样策略中存在的问题,提出一种自适应采样方法,并对测量边和面的情况分别给出了具体的采样算法.通过对选取的表面进行分析,采取步长自适应再分迭代自动规划出相应数目的采样点分布;并使采样点达到均匀分布且避开非连续区域.实验结果表明,该方法对于各种复杂情况的一般表面都有比较好的适应性,弥补了随机采样难以均匀化和基于数字序列采样对表面要求完整连续的不足.

一种低功耗双重测试数据压缩方案

随着集成电路制造工艺的发展,VLSI(Very Large Scale Integrated)电路测试面临着测试数据量大和测试功耗过高的问题.对此,本文提出一种基于多级压缩的低功耗测试数据压缩方案.该方案先利用输入精简技术对原测试集进行预处理,以减少测试集中的确定位数量,之后再进行第一级压缩,即对测试向量按多扫描划分为子向量并进行相容压缩,压缩后的测试向量可用更短的码字表示;接着再对测试数据进行低功耗填充,先进行捕获功耗填充,使其达到安全阈值以内,然后再对剩余的无关位进行移位功耗填充;最后对填充后的测试数据进行第二级压缩,即改进游程编码压缩.对ISCAS89基准电路的实验结果表明,本文方案能取得比golomb码、FDR码、EFDR码、9C码、BM码等更高的压缩率,同时还能协同优化测试时的捕获功耗和移位功耗.

基于重复子向量的测试数据压缩算法

随着微电子技术的快速发展,系统芯片SoC的集成度越来越高,所需的测试数据量成几何级数增长。针对这一问题,本文提出了一种有效的测试数据压缩算法——基于重复子向量的测试数据压缩算法。该算法适用于多扫描链设计的IP芯核,应用过程中不需要芯核内部结构信息。该方法针对测试集中大量存在的重复子向量进行压缩,能够有效提高压缩效率。理论分析和实验数据表明,基于重复子向量的测试数据压缩算法相对于同类压缩方法能够大幅度提高压缩效率、降低测试成本。

基于部分测试向量切分的LFSR重新播种方法

提出一种测试码压缩方法,首先切分测试集中含确定位较多的难以编码的测试向量,然后与未被切分的测试向量共同组成新的测试集,并将新测试集编码成线性反馈移位寄存器(LFSR)种子,从而实现测试数据压缩.该方法提高了LFSR的编码效率,取得了稍优于混合码的压缩率.与混合码复杂的解压结构相比,在硬件开销上具有明显的优势,仅需一个LFSR和简单的控制电路,且通信协议简单.

声波CT技术在泸定桥东桥台内部结构探测中的应用

为配合国家文物局对国家首批重点文物保护单位———泸定桥病害整治工作的顺利开展,我们采用声波CT层析成像技术对东桥台内部结构进行了泸定桥东桥台的无损探测,为泸定桥东桥台裂缝病害原因分析提供了科学依据,并在此基础上提出了相应的病害整治措施。

基于测试系统的FPGA逻辑资源的测试

FPGA在许多领域已经得到广泛应用,其测试问题也显得越来越突出。文章针对基于SRAM结构FPGA的特点,以Xilinx公司的XC4000系列芯片为例,利用检测可编程逻辑资源的多逻辑单元(CLB)混合故障的测试方法,阐述了如何在BC3192V50测试系统上实现FPGA的在线配置以及功能和参数测试。它是一种基于测试系统的通用的FPGA配置和测试方法。