基于过零点斜率加窗解调的ACARS信号接收方法

飞机通信寻址与报告系统(ACARS)允许飞机和地面站之间发送和接收报文,在保障飞行安全、实现空中交通管制等方面具有重要意义。通信链路的噪声和频偏是影响ACARS信号接收性能的关键因素。针对ACARS信号接收过程中的失真等问题,深入研究频偏、噪声等因素与ACARS报文接收性能之间的关系;在充分考虑噪声与多普勒频移等因素的基础上,提出基于过零点斜率加窗解调的ACARS信号接收方法,并从理论和仿真分析2方面探讨不同方法的抗频偏抗噪声能力;设计并搭建基于软件无线电平台的ACARS信号接收系统。通过对ACARS报文接收性能的仿真分析和真实报文接收性能的对比分析,表明所提方法在提升抗噪声和频偏能力、降低误码率等方面均具有优势。

RISC-V指令集子集RV32I的译码电路设计与优化

面向RISC-V处理器五级流水线数据通路,设计了基于FPGA的RISC-V指令集子集RV32I的指令译码电路。电路分为主译码电路和程序计数器输入选择(PCSel)译码电路,使用Verilog HDL编程设计,并进行了系列优化:使用时序约束工具分析时序状态,设定约束后对电路进行综合,降低电路延迟;利用无关项化简组合逻辑,减少模块输入输出项,减少电路级联;构建独立的32位串并行数值比较器;插入流水线,提高电路工作频率。电路基于FPGA芯片CycloneⅣEP4CE6F17C6进行设计,使用Quartus Prime 17.1对电路进行仿真,仿真结果表明:在Slow 1200 m V 85℃条件下,指令译码电路达到295.6 MHz的工作频率,相比同类设计具有高速和低资源消耗的特点。

卷积码的因子图解码算法研究

因子图是一种双向图,它描述了一种用本地函数来表达全局函数的算法。因子图连同积和算法是通信中强有力的工具。现提出了一种新的解码算法,即将因子图与积和算法应用在通信系统的解码中,并通过仿真,寻找到了一个更新次数所处于的最佳范围。