倒装焊芯片封装微通孔的一种失效机理及其优化方法

随着晶圆工艺节点的发展,封装集成度越来越高,封装有机基板的线宽和线距逐步减少,微通孔的数量增加,微通孔的孔径减少。球栅阵列(BGA)封装有机基板的微通孔失效一直是影响高性能和高密度芯片封装可靠性的主要问题。针对有机基板微通孔失效的问题,通过温度循环可靠性试验、有限元分析方法、聚焦离子束、扫描电子显微镜以及能谱仪等表征手段,系统研究了-65℃~150℃与-55℃~125℃500次温度循环加载条件下倒装焊的失效模式。结果表明,在-65℃~150℃温度循环条件下,有机基板微通孔由温度循环疲劳应力而产生微通孔分层,仿真表明-65℃~150℃下基板平均等效应力增加约8 MPa;通过改善散热盖结构,等效应力降低了21.4%,且能通过-65℃~150℃500次温度循环的可靠性验证,满足高可靠性的要求。

一种基于频差自校准的高精度RC振荡器

提出了一种基于频差自校准的高精度RC振荡器。通过对PTAT高频环形振荡器时钟计数,得到RC振荡器和参考时钟的计数偏差。数字自校准电路通过电阻阵列校准参考电压,减小计数偏差,进而得到稳定的振荡频率。参考时钟仅在工作前校准,实际工作中不需要额外的参考时钟。该RC振荡器采用CSMC 0.18μm工艺,工作电压为1.8 V。仿真结果表明,该电路可以产生2 MHz的稳定振荡频率,整个系统的功耗为48.4μW,启动时间小于15μs。在-40~125℃温度范围内,振荡频率变化率小于±0.2%。在1.70~1.98 V供电电压范围内,振荡频率变化率小于±0.25%/V。

一种高速A/D转换器时域重构技术研究

A/D转换器在航空航天系统中的重要元器件,随着器件转换时钟频率不断提高而其工作环境不断恶化,如何准确测试其时间参数对于全面评价A/D转换器性能特别重要。目前对于高速A/D转换器时间参数测试,主流方法是通过示波器直接测试其输出,该方法对于示波器采样速度要求比较高。文章提出一种高速A/D转换器时域重构技术,可以通过计算机数字信号处理方法来实现高速A/D转换器时间参数测试,同时避免对示波器采样速度的依赖。同时,在研究高速A/D转换器时域重构技术方法及其应用的基础上,通过了相关试验验证。

一种注入增强型快速SOI-LIGBT新结构研究

薄顶层硅SOI(Silicon on Insulator)横向绝缘栅双极型晶体管(Lateral Insulated-Gate Bipolar Transistor, LIGBT)的正向饱和电压较高,引入旨在减小关断态拖尾电流的集电极短路结构后,正向饱和电压进一步增大。提出了一种注入增强型(Injection Enhancement, IE)快速LIGBT新结构器件(F-IE-LIGBT),并对其工作机理进行了理论分析和模拟仿真验证。该新结构F-IE-LIGBT器件整体构建在薄顶层硅SOI衬底材料上,其集电极采用注入增强结构和电势控制结构设计。器件及电路联合模拟仿真说明:新结构F-IE-LIGBT器件在获得较小正向饱和电压的同时,减小了关断拖尾电流,实现了快速关断特性。新结构F-IE-LIGBT器件非常适用于SOI基高压功率集成电路。

一种基于局部间断Galerkin方法的IC互连线电容提取策略

求解椭圆方程的局部间断Galerkin(LDG)方法具有精度高、并行效率高的优点,且能适用于各种网格。文章提出采用LDG方法来求解IC版图中电势分布函数满足的Laplace方程,从而给出了一个提取互连线电容的新方法。该问题的求解区域需要在矩形区域内部去掉数量不等的导体区域,在这种特殊的计算区域上,通过数值测试验证了LDG方法能达到理论的收敛阶。随着芯片制造工艺的发展,导体尺寸和间距也越来越小,给数值模拟带来新的问题。文章采用倍增网格剖分方法,大幅减小了计算单元数。对包含不同数量和形状导体的七个电路版图,用新方法提取互连线电容,得到的结果与商业工具给出的结果非常接近,表明了新方法的有效性。

基于Sepic和Flyback混合拓扑的辅助电源设计

分析了Sepic和Flyback拓扑结构,根据DC/DC模块电源对辅助电源的需求,提出了Sepic和Flyback混合拓扑的辅助电源,能够输出多路不同幅值电压,并且可以实现各路输出电压之间的隔离。利用状态空间平均法建立了Sepic拓扑的小信号模型,设计了电压和电流双环控制的补偿器,并用Matlab仿真软件进行了分析。该辅助电源应用于一款非隔离的宽范围输入且输出可调的DC/DC模块电源,实现了三路互相隔离的12 V输出电压,一路非隔离的6 V输出电压,输出电压波形稳定,能够满足隔离悬浮供电,也能满足不同芯片对电压范围的要求。

一种双靶磁控溅射制备的Mg掺杂的NiO薄膜

采用磁控溅射“共溅射”方法,将Ar气作为溅射气体,高纯NiO和MgO双陶瓷靶作为溅射靶材。当控制NiO和MgO靶的溅射功率分别为190 W和580 W,溅射真空度为2 Pa,衬底温度为300℃时,得到了Mg掺杂的NiO(Ni_(0.61)Mg_(0.39)O)薄膜。该薄膜是一种具有(200)择优取向的晶态薄膜。薄膜表面比较平整,晶粒分布致密,晶粒尺寸约46.9 nm。(200)衍射峰位置相对未掺杂的NiO薄膜向小角度偏移约0.2°。合金薄膜在可见光波段具有较大的透过率,而在300 nm附近透过率陡然下降,其光学带隙向高能方向移动到了3.95 eV。该研究为采用磁控溅射制备高质量的Mg掺杂的NiO薄膜提供了技术支撑。

面向神经形态感知的人工脉冲神经元的研究进展

近年来,随着人工智能技术和脉冲神经网络(SNN)的迅猛发展,人工脉冲神经元的研究逐渐兴起。人工脉冲神经元的研究对于开发具有人类智能水平的机器人、实现自主学习和自适应控制等领域具有重要的应用前景。传统的电子器件由于缺乏神经元的非线性特性,需要复杂的电路结构和大量的器件才能模拟简单的生物神经元功能,同时功耗也较高。因此,最近研究者们借鉴生物神经元的工作机制,提出了多种基于忆阻器等新型器件的人工脉冲神经元方案。这些方案具有功耗低、结构简单、制备工艺成熟等优点,并且在模拟生物神经元的多种功能等方面取得了显著进展。文章将从人工脉冲神经元的基本原理出发,综述和分析目前已有的各种实现方案。具体来说,将分别介绍基于传统电子器件和基于新型器件的人工脉冲神经元的实现方案,并对其优缺点进行比较。此外,还将介绍不同类型的人工脉冲神经元在实现触觉、视觉、嗅觉、味觉、听觉和温度等神经形态感知方面的应用,并对未来的发展进行展望。希望能够为人工脉冲神经元的研究和应用提供有益的参考和启示。

一种6倍无源增益低OSR低功耗的二阶NS SAR ADC

针对一阶噪声整形(NS)往往需要增加功耗而以较高的过采样比(OSR)来实现较高的有效位数(ENOB),提出了一种低OSR、低功耗的二阶无源NS SAR ADC。该无源NS模块较高的无源增益可以更好地抑制比较器的噪声;其残差电压是通过开关MOS阵列复用积分电容实现采样,从而无需额外的残差采样电容,避免了残差采样电容清零和残差采样时kT/C噪声的产生,因此减小了总的kT/C噪声。180 nm CMOS工艺仿真结果表明,在不使用数字校准的情况下,所设计的10位二阶无源NS SAR ADC电路以100 kS/s的采样率和5的OSR,实现了13.5位ENOB,电路功耗仅为6.98μW。

56 Gbit/s低功耗分数间隔FFE PAM4 SerDes发射机设计

采用65 nm CMOS工艺设计了一款用于高速芯片互联的四电平脉冲幅度调制(PAM4) SerDes发射机。该发射机主要由最高有效位通道和最低有效位通道、时钟产生路径、前馈均衡模块、接口驱动电路等构成。采用一种无锁存的并串转换技术,以降低功耗;采用一种分数型前馈均衡技术,获得了超出奈奎斯特频率点的频率补偿峰值,从而扩展频率补偿范围,使输出信号能更好地适应信道。此外,采用带预充电结构的4∶1并串转换器,减小电荷共享效应对电路的影响。仿真结果表明,在1 V电源电压下,整体电路能实现56 Gbit/s PAM4输出信号,输出眼图清晰,且获得电平失配率为93.1%的高线性度,输出摆幅达到480 mV,功耗为75 mW。

一种基于分段电阻的低功耗电流舵DAC

基于SMIC 180 nm标准CMOS工艺,设计了一款面积仅为320μm×150μm的10 bit分段式电流舵数模转换器(DAC)。该设计采用“5+5”式分段,通过电阻实现高位子DAC的量化阶梯,从而减小高位子DAC所需电流。与原始的电阻量化结构相比,改变电流流向,节约了一半的电流源数量。同时通过校准电阻的方式,有效校准了结构中存在的特殊非理想特性。仿真验证结果表明,本分段电流舵DAC微分非线性(DNL)和积分非线性(INL)最大值分别为0.09 LSB和0.34 LSB,无散杂动态范围为64.52 dB,功耗为8.58 mW。与传统结构相比,该结构面积减小约80%,有效减小分段式电流舵DAC的功耗以及面积。

一种高PSR低静态电流LDO设计

设计了一种基于0.18μm BCD工艺的高电源抑制(PSR)低静态电流低压差线性稳压器(LDO)。详细分析了多条电源噪声传递路径对系统PSR的影响。为优化系统中低频段PSR,设计了一种双轨供电的三级误差放大器。此外还引入了预稳压单元,降低了电压基准模块对系统低频段PSR的影响。为降低系统的静态电流,设计了一种基于耗尽管的超低静态电流电压基准。仿真结果表明,该LDO在不同输出电压下静态电流仅5μA,并且在250 mA负载电流内PSR<-110 dB@1 kHz, PSR<-55 dB@1 MHz。

环境温度对HfO_(2)铁电存储器的质子辐照效应影响研究

基于HfO_(2)的铁电随机存取存储器(FeRAM)具有功耗低、存取速度快,易于小型化,抗干扰能力强等优势,在航天航空领域有广袤的发展空间。然而,FeRAM在太空环境下的抗辐照性能尚未得到全面的研究。研究了W/TiN/Hf_(0.5)Zr_(0.5)O_(2)(HZO)/TiN铁电存储器在常温和高温环境下经5 MeV质子辐照后的电学特性和铁电畴结构变化。通过电学和压电响应力显微镜(PFM)手段表征发现,在常温质子辐照后,电容器的介电常数(ε_(r))和剩余极化强度(P_(r))值均增大,器件的铁电性能提升,常温高注量质子辐照有利于存储器在太空环境中工作,但随着辐照时环境温度升高,HZO存储器的铁电性能下降,漏电流增大,铁电存储器的各项性能明显退化。

一次性可编程存储器的数据保持特性建模及分析

基于300 mm 0.18μm MS 5 V工艺平台设计并流片了1k×16一次性可编程OTP器件,并对存储单元的结构、工作原理及工艺等可能影响数据保持寿命的因素进行了分析。根据Arrhenius寿命模型对不同样品设置了高温老化实验测试,收集数据并对OTP器件的保持特性进行建模。通过225℃、250℃和275℃条件下的高温老化加速实验,拟合样品最大数据保持时间曲线。在生产过程中可能出现的最差产品条件下,对1/(kT)与数据保持时间曲线进行数学拟合,计算在不同失效条件下的浮栅电荷泄漏的激活能和最大数据保持时间。

一种具有低泄漏电流和高浪涌电流能力的1200 V/20 A SiC MPS

通过离子注入优化,成功研制了一款六角形元胞设计的1 200 V/20 A的具有低泄漏电流和高浪涌电流能力的SiC MPS芯片。在25℃和175℃下的测试结果表明,导通压降VF分别为1.48 V和2.03 V;归功于优化的离子注入和元胞设计,1 200 V耐压时,肖特基界面的最强电场强度仅为1.25 MV/cm。研制的MPS的泄漏电流仅为4.3μA(@25℃)和13.7μA(@175℃)。并且25℃和150℃下测试的浪涌电流高达258 A和252 A,约为额定电流的13倍。

一种应用于音频的可重构Σ-Δ连续时间调制器

基于180 nm CMOS工艺,设计了一种应用于音频领域的可重构前馈式3阶Σ-Δ连续时间调制器。传统Σ-Δ连续时间调制器只有一种工作模式,而该设计利用可重构的积分器使Σ-Δ连续时间调制器具有高精度和低功耗两种工作模式。此外,采用的加法器提前技术减小了调制器功耗,负电阻补偿技术提高了调制器的SNDR,额外环路延时补偿技术提高了调制器的稳定性。仿真结果表明,在20 kHz信号带宽、1.8 V电源电压下,低功耗模式下调制器的SNDR为94.7 dB,功耗为291μW;高精度模式下调制器的SNDR为108 dB,功耗为436.6μW。

3D封装玻璃通孔高频特性分析与优化

建立了3D封装玻璃通孔(TGV)电磁仿真分析模型,对TGV高频信号特性进行了分析,得到了回波损耗S11仿真结果,并研究了信号频率、通孔类型、通孔最大直径、通孔高度、通孔最小直径对S11的影响。选取TGV关键结构通孔最大直径、通孔高度、通孔最小直径尺寸为设计参数,以TGV在信号频率10 GHz下的S11作为目标值,采用响应曲面法,设计17组试验进行仿真,并拟合了TGV S11与其关键结构参数的关系模型。结合遗传算法对拟合模型进行优化,得到TGV S11最优的组合参数:通孔最大直径65μm、通孔高度360μm、通孔最小直径尺寸44μm。对最优组合参数进行验证,发现最优参数组合仿真结果较基本模型S11减小了1.593 5 dB,实现了TGV的结构优化。

一种带曲率补偿的低功耗带隙基准设计

为了改善传统带隙基准中运放输入失调影响电压精度和无运放带隙基准电源抑制差的问题,设计了一款基于0.35μm BCD工艺的自偏置无运放带隙基准电路。提出的带隙基准源区别于传统运放箝位,通过负反馈网络输出稳定的基准电压,使其不再受运算放大器输入失调电压的影响;在负反馈环路与共源共栅电流镜的共同作用下,增强了输出基准的抗干扰能力,使得电源抑制能力得到了保证;同时采用指数曲率补偿技术,使得所设计的带隙基准源在宽电压范围内有良好的温度特性;且采用自偏置的方式,降低了静态电流。仿真结果表明,在5 V电源电压下,输出带隙基准电压为1.271 V,在-40~150℃工作温度范围内,温度系数为5.46×10^(-6)/℃,电源抑制比为-87 dB@DC,静态电流仅为2.3μA。该设计尤其适用于低功耗电源管理芯片。

一种考虑复合电流的SiC LBJT行为模型改进

介绍了一种考虑基区SiC/SiO2界面处复合电流的SiC LBJT改进模型。分析了横向碳化硅双极结型晶体管与其垂直结构之间的区别,将横向BJT的外延层和半绝缘机构等效为衬底电容。再引入一个平行于SiC BJT基极结的附加二极管来描述复合电流,以垂直SiC BJT的SGP模型为基础建立SiC LBJT行为模型。校准了LBJT模型的基区渡越时间,模型与实际器件的开关特性接近吻合。相较于未考虑复合电流的LBJT模型,改进后的模型输出特性曲线与实测数据精度误差较小。该模型可以较精确地描述受复合电流影响的LBJT器件行为。

具有低EMI和低开启损耗的浮空P区IGBT研究

为了优化浮空P区IGBT结构的电磁干扰噪声(EMI)与开启损耗(E_(on))的折中关系,提出一种假栅沟槽连接多晶硅阻挡层的浮空P区IGBT结构。新结构在浮空P区内引入对称的两个假栅沟槽,并通过多晶硅层连接。假栅沟槽将浮空P区分为三部分,减少了栅极沟槽附近的空穴积累,降低了栅极的固有位移电流。二维结构仿真表明,在小电流开启时,该结构与传统结构相比,栅极沟槽空穴电流密度减小90%,明显降低了集电极电流(I_(CE))过冲峰值和栅极电压(V_(GE))过冲峰值,提高了栅极电阻对dI_(CE)/dt和dV_(KA)/dt的控制能力。在相同的开启损耗下,新结构的dI_(CE)/dt、dV_(CE)/dt和dV_(KA)/dt最大值分别降低32.22%、38.41%和12.92%,降低了器件的EMI噪声,并改善了器件EMI噪声与开启损耗的折中关系。