PCB制造基本工艺路线——减成法与加成法

在印制电路板(printed circuit board,PCB)制造技术的发展过程中,开创了多种工艺路线。按照导体图形形成的路径,基本工艺路线可归纳为3种,分别为减成法、加成法与半加成法。从原材料到成品基本上采取的是减法与加法工艺。

干膜对减成法精细线路制作的影响

通过测试干膜的解析度/附着力、填充性以及图形转移的能力,提升减成法制作精细线路的水平。结果表明,两种干膜D1和D2在线宽/间距为1:1的解析度和附着力均可以达到8μm/8μm。干膜D1的填充性良好,当凹槽深度不大于7.7μm的情况下,回形线良率为100%;干膜D2的填充性低于干膜D1。通过DOE,发现对精细线路良率影响最大的是线宽/间距和线路的补偿值,其次是干膜的型号,干膜D1制作精细线路的良率高于干膜D2。最终选用D1干膜,采用最优参数完成20μm/20μm的精细线路的制作。

封装载板减成法蚀刻ORP对蚀刻速率的影响及控制

随着芯片封装载板逐渐向细型、薄型发展,图形蚀刻精度对线宽/间距、铜厚等参数存在重要影响,对该过程的稳定性进行控制是保障产品品质的重要一环。本课题对减成法蚀刻的过程进行了研究,探明多余铜被蚀去是因为发生了氧化还原反应。其中由二价铜离子充当氧化剂,产物亚铜离子与氯离子形成络合物后再被双氧水氧化为铜离子,重新参与反应,这种动态过程导致了蚀刻速率的波动。研究发现,蚀刻过程的速率受到铜离子浓度与氧化还原电位的影响,前者可通过溶液比重表征,而后者受到铜离子、双氧水与盐酸浓度的多重影响,直接关系到蚀刻速率。文章将从反应角度探究蚀刻氧化还原电位大小对蚀刻速率的影响,旨在通过控制氧化还原电位在一定范围以达到稳定的蚀刻效果,有望提高减成法蚀刻产品的品质,实现精细线路的精准蚀刻。

我国PCB工业面临的“四大”挑战(1)——“减成法”技术“制造极限”的挑战

概括地评述了"减成法"生产PCB高密度化程度的发展与要求,它必然会遇到"制造极限"的挑战。挑战的主要内容是:(1)导线(体)的(L/S)精细化(度)的要求;(2)导线(体)表面光洁(平滑)度的要求;(3)导线(体)尺寸偏差或完整(无缺陷)性的要求;(4)导线(体)的位置(特别是层间对位)度的要求。

减成法制作30μm/30μm精细线路

随着PCB技术的迅猛发展,要求制作的线路越来越细。在HDI中,由于设计不利于图形电镀,在半加成法制作中会出现很多问题。主要研究适合减成法制作精细线路的过程,其中通过对铜箔、设备及干膜的比较,找到了可以制作30μm/30μm精细线路的方案。制作的线路,Pp可以达到0.8以上,蚀刻因子在3.7以上。同时,采用一种新的方法,可以有效地判断蚀刻因子的优劣,避免由于线宽差异造成蚀刻因子判断失误的结果。

提升减成法工艺制作精细线路的能力

业界有些印制电路板厂采用改良型半加成工艺(mSAP)生产细线线路,良率比较高,但是这种工艺需要较高的洁净等级条件,因此需要投资高价值的设备和设施。很多客户希望印制电路板厂采用减成法(Subtractive)生产细线线路,以降低成本。通过研究曝光能量、显影点、基底铜箔、铜厚、蚀刻线的蚀刻速度对精细线路制作的影响,优化参数,制作出了25μm/25μm,30μm/30μm,35μm/35μm,40μm/40μm的精细线路。

我国PCB工业面临的“四大”挑战(4)——“减成法”技术的创新发展的挑战

概述了传统PCB"减成法"面临着严重的挑战,必须走制造技术创新才是根本的出路。制造技术创新要先走局部技术创新,改革技术落后(或不能满足产品技术指标)的制造方法。然后,从"量变到质变",使PCB走上"全印制电子"化,实现环保型和可持续发展的产业。

我国PCB工业面临的“四大”挑战(2)——“减成法”技术的资源消耗之挑战

概要地评述了PCB工业面临着的资源消耗的挑战。在PCB‘减成法’生产中,所采用的原辅材料、水源、电能和人力等的资源消耗还在继续增加着,PCB工业必须改变这种制造技术状态。

深圳信息职业技术学院教师团队开发印刷加成法PCB制造工艺

目前PCB制造行业主要采用蚀刻减成法工艺,依赖大型化学/电化学生产线,工艺流程复杂,化学耗材消耗量大,绝大部分高纯铜被蚀刻浪费,产生大量废液,劳动力密集,生产效率低,生产成本高。深圳信息职业技术学院谢启飞团队开发的印刷加成法工艺,通过印刷的方法,将纳米铜墨水印刷到基板上形成电路图形,再在低温下烧结,形成合格的.PCB电路板,工艺、设备简单,无耗材消耗,高纯铜高效利用,无废液排放,人力少,效率高,成本低。

真空二流体技术制备高精细线路的研究

为满足日益精细化和复杂化的印制电路板(PCB)产品需求,真空二流体技术作为新型蚀刻技术在减成法工艺中得到越来越广泛的应用。探索利用减成法工艺结合真空二流体技术制备不同铜厚的高精细线路。研究结果显示,使用18μm、25μm及35μm铜箔分别制备线宽线距为30/30μm、35/35μm和40/40μm的精细线路时,真空二流体技术提高了线宽过程能力指数(Cpk),对横向线路的改善效果最为显著,且随着铜箔厚度的减小,蚀刻因子的增大也更为明显。

提升精细线路蚀刻良率的方法探讨

针对以减成法制作的印制电路板(PCB)在精细线路中存在部分区域良率较差的情况,通过分析电镀铜厚、干膜显影、蚀刻线的均匀性对良率的影响,找出蚀刻后线宽分布与测试板的电镀铜厚度、显影后干膜宽度及蚀刻均匀性之间的关系。根据实测结果,对非均匀的线宽曝光补偿值进行修订优化。通过实验,在20μm铜厚下将25/25μm线路的局部开路/短路良率从40.91%提升到95.45%,整板的开路/短路良率从88.26%提升到93.94%。优化后较大提升了整板的线宽一致性。

蚀刻添加剂对精细线路制作能力提升的研究

终端电子产品的飞速发展对印制电路板产品的线路等级提出了更高的要求，因此提升精细线路产品的制作能力和成品良率对工厂至关重要。文章探讨了在传统减成法的基础上引入一种能直接添加到蚀刻液中的蚀刻添加剂（EA—X，Etching Additive—x），通过试验验证：当面铜厚度为17．20μm和21．24μm时，加入EA—X对线宽／线距为30／30μm、35／35μm和40／40μm精细线路制作能力的提升作用。试验结果表明：加入蚀刻添加剂后，精细线路的线宽制程能力指数明显提升、一次良率上升、蚀刻因子增大。使用面铜厚度为35μm的测试板进行蚀刻试验。发现该蚀刻添加剂的作用原理为加速纵向蚀刻的同时充当护岸剂减缓侧蚀。本论文为减成法精细线路制作提供有效的改善思路。

高密度FPC的最新技术动向

概述了采用改良的减成法、全加成法和半加成法制造的高密度挠性印制电路(FPC)的最新技术动向。

文献摘要(243)

加成法、半加成法和减成法制造Additive, Semi-Additive, and Subtractive Fabrication加成技术已进入了不同的行业。现在出现了多种不同的半加成法(SAP),有积层膜(ABF)介质层结合化学镀铜进行金属化;有RCC是将介质树脂涂在铜箔上,再层压与激光通孔配合;有减薄铜是通过蚀刻将铜减薄至较低的厚度,这比使用超薄箔更容易。还有几种新工艺,包括使用液态金属油墨和其他类型种子层的SAP型工艺,以实现基板的金属化,最终目标是实现小于25μm的线条和间距。

重视在制造技术上的创新和发展

概述了我国PCB产业遇到世界经济危机和传统PCB"减成法"制造技术的挑战。其基本出路,除了扩大"内需"外,必须走制造技术创新之路,我国PCB产业才能发展和生命力!

湿法贴膜技术与精细线路制作

随着减成法在PCB制作中的日益广泛使用和精细化线路发展的要求,提高良率和线路质量越来越重要。本文结合几年来湿法贴膜技术在蚀刻制程中广泛应用的经验,进一步总结了湿法贴膜技术的特点和作用机理,就湿法贴膜对板面凹陷和铜瘤的填充和包埋机理及湿法贴膜的优点做进一步的探讨,主要目的是为精细线路制作提供借鉴。在文章的最后,介绍了简便的结合力验证方法以供同行参考。

孔电阻变异影响因素分析

目前市场上越来越多的客户要求进行低电阻高绝缘的电子测试,这类PCB中,部分PCB线路不单是导线同时还是信号线,线路的阻值变化会造成信号的延滞和衰减,引发功能性问题。本文主要介绍了孔电阻的测试原理,通过对影响孔阻值变化的因素进行分析验证,并逐个分析论证,最终定位问题根源之所在。

3D打印在PCB制造中的应用

3D打印与普通喷墨打印机的工作原理基本相同，主要区别在于打印材料和层积过程，3D打印技术虽然技术先进、应用广泛，但也有非常多的制约因素。本篇将主要讨论从3D打印技术中提到的各个概念如何应用到PCB的制造，以及相对于传统PCB制程有哪些优势、技术限制和展望等，本人参与过字符和阻焊油墨一体打印机的评估测试与应用，所以会更多地谈到字符和阻焊油墨一体的3D打印机在PCB制造中的应用。

PCB高密精细化导线的发展和制造技术(2)——制造技术的创新

文章概述了高密精细化PCB中10μm～30μm的线宽/间距(L/S)是目前和今后发展的迫切要求。它的制造技术基础是采用薄铜箔(层),制造方法有"加成法"、"半加成法"和"创新型减成法"。从技术经验和生产成本等角度看,采用电解蚀刻铜箔(层)减薄的创新型"减成法"是制造HDI的主体方法!