基于CPLD的交换机电源时序研究

针对传统硬件延迟电路的设计复杂且容易受外界环境影响,难以满足高性能交换机中多模块多电源上电时序要求严格的问题,采用国产安路的可编程逻辑器件和Verilog语言的有限状态机设计对交换机中CPU、FPGA和交换芯片进行上电时序控制。利用Modelsim对延迟模块和上电时序进行仿真验证。结果表明,上电时序控制设计的延迟为毫秒级别,状态机12个状态实现快速跳转,满足上电时序要求,并可以修改代码调整上电时序,适用于服务器、交换机等网络设备。

基于CPLD/FPGA的可裁剪MCU设计与应用

采用Verilog语言开发了一款基于CPLD/FPGA平台的可裁剪MCU。该MCU包含一个核心模块和一些常用的接口模块,具有32位的程序/外设寻址空间。采用特殊的“或”总线结构,可以灵活增删指令及外设接口模块,以适应应用需要或节省资源。MCU采用HDL语言开发,可在任意平台CPLD/FPGA之间移植。该MCU已在实践中使用,具有一定的实用价值。

基于CPLD技术的某雷达发射机控制箱设计

针对某型雷达发射机脱离终端显控台无法单独操控的问题,在CPLD技术的基础上实现了雷达发射机控制箱的设计。控制箱可产生发射机正常工作时所需的各种定时信号和控制信号,控制发射机的工作状态转换,起到了“终端显控台”的操作效果。控制箱在检测和老练发射机行波管的过程中,无需终端显控台的操作即可完成,具有较好的时效性和便捷性,可应用于日常发射机的检测和维修。

基于CPLD控制模块的智能机器人控制系统研究

为提高物流周转智能机器人的环境感知能力和避障能力,降低智能机器人运行中碰撞障碍物的概率,设计了一种基于CPLD控制模块的物流周转智能机器人控制系统;以CPLD控制器为核心,调整A/D模拟采集接口模块信号的连接形式,并设置与PWM寄存器相关的连接参数;给出了主机智能程序的决策流程,并适时调整PWM寄存器的整流参数,提升控制指令执行向量的匹配精度,以实现对智能机器人运动轨迹的精确控制;与传统机器人控制系统相比,基于CPLD控制模块的智能机器人能够更准确地感知外界环境的变化,精确规避障碍物。

国产飞腾D2000的CPLD控制系统设计

针对信息安全及主机国产化的需求,基于国产CPLD芯片设计了一种控制国产飞腾D2000处理器主板上下电时序及具有设备检测功能的电路系统。本系统选用安路公司CPLD产品作为控制芯片,CPLD接收CPU控制信号,控制系统电源状态转换,进而控制主板各部件的电源,系统还包括电源电路、时钟电路、设备检测电路和JTAG下载调试电路。本系统采用Verilog语言实现CPLD的控制功能,使用安路专用国产EDA工具进行后续的综合、烧写工作。实验结果表明,该系统能精确控制飞腾主板各部件的上下电时序,可以实现正常开关机及设备检测功能,具有一定的实用性和推广价值。

基于CPLD与SGPIO协议的服务器硬盘状态显示系统设计

介绍了服务器CPU检测硬盘状态中BMC到硬盘这一通信过程,并通过CPLD芯片编程实现解析背板上Expander芯片发出的SGPIO信号,来控制对应的GPIO高低电平的输出,点亮不同的LED灯来显示硬盘状态;同时,展示了SGPIO协议在数据传输中速度快、稳定性高的特点。

可编程逻辑器件CPLD的高温动态老炼试验设计

复杂可编程逻辑器件(Complex Programmable Logic Device, CPLD)被广泛应用在通讯、电子、航空航天等领域的电路设计。在电路设计中,CPLD器件的可靠性将直接影响整个电路工作的稳定性。为了提高CPLD器件的可靠性,需要进行筛选试验,而老炼试验是有效的可靠性筛选试验手段。基于此,对CPLD高温动态老炼试验技术进行了研究,并以EPM7032AETC44-10N器件为例,提出了高温动态老炼试验方案设计并验证,达到了预期的设计目的。

基于国产CPLD的仲裁和事件记录卡设计

针对某型号监控计算机对双机仲裁与事件记录的需求,利用国产化CPLDSM2210与国产Flash存储器SM25QH128设计一种具有仲裁和事件记录功能的控制卡。通过检测监控计算机CPU的心跳信号、主备机切换申请信号、电源控制信号等实现双机的相互仲裁控制;利用存储数据特征设计一种Flash智能续写算法,实现Flash自动续写功能;CPU通过IIC接口实现对事件的查询。结果表明:该仲裁、事件记录卡能实现仲裁与事件记录功能,且性能稳定。

CPLD技术在喷气织机控制系统中的应用

为完成对喷气织机控制系统中电磁阀、电机、刹车等设备的控制,本文在微处理器STM32F302数据/地址总线的基础上,研究并设计了基于CPLD的输出口线扩展系统;重点介绍了扩展系统中单片机、CPLD、控制设备之间的硬件连接方式,以及CPLD和单片机的软件设计方法。实验结果表明,该控制系统响应速度快,运行稳定可靠,符合喷气织机系统的控制要求。

基于CPLD的可选输出CCD驱动时序设计

在分析了CCD器件驱动时序关系的基础上,设计了可选输出的驱动时序发生器.作为卫星上的有效载荷,CCD成像系统可以根据入射能量的多少及探测分辨率的需求,以单像元或像元二合一方式输出.选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用MaxplusⅡ对所设计的驱动时序发生器进行了仿真,针对Altera公司的可编程逻辑器件EPM7128SLC84-7进行适配.系统测试结果表明,所研制的驱动时序发生器可以满足高速CCD成像仪的驱动要求.

基于数学形态学的红外点目标实时检测算法及其CPLD实现

基于数学形态学提出了一种红外图像序列中点目标的检测算法及其硬件系统的实现 .首先介绍了基于数学形态学的点目标检测算法的基本原理 ,然后根据算法的特点提出了它在CPLD上的并行流水线实现方法 ,最后给出并分析了算法软件和硬件系统的仿真结果 .结果表明该方法可以快速、可靠地检测出低信杂比红外图像序列中的点目标 ,且系统结构简单 ,无需存储器 。

单片机与CPLD技术的海底接驳盒电能监控系统

为了实现海底观测网长期稳定运行,设计一种可靠性高、响应速度快的电能监控管理系统.该系统用于海底观测网络接驳盒,主要任务是实现电能接驳的远程设置控制,同时完成各路外接传感器电压电流及接驳盒内部各腔体的温度漏水情况的监控.系统下位机主要基于单片机和复杂可编程逻辑器件(CPLD)设计实现.通过单片机采集多点温度和漏水信号,监控接驳盒腔体状态;通过CPLD控制高速采样芯片时序,检测负载电压电流参数,结合控制指令和远程阈值设定完成异常判断,实现实时负载监控和异常处理.下位机通过以太网与基站上位机通信,完成监控数据上传和控制指令接收.结果表明,该系统在美国蒙特利加速研究系统(MARS)海底观测网上已完成了为期6个月的接驳联调海试,运行稳定无故障.

基于CPLD和单片机的低频信号源设计

介绍了一种应用直接数字频率综合器(DDS)技术,基于可编程逻辑器件(CPLD)和单片机设计的低频信号源。该信号源体积小、质量轻、成本低,可以方便、可靠地产生正弦信号、脉冲信号、锯齿波、三角波等常用周期信号,能够满足大部分试验和科研过程中的需求。同时,还可以与计算机进行配合,适当添加一定的高级语言编程,即可产生任意波形的周期信号。对系统方案的原理和组成进行了详细说明,对系统的指标参数进行了数据分析,表明该方案实用性强,性能优良。

CPLD与单片机在超压存储测试系统中的应用

本文研究了基于复杂可编程逻辑器件(CPLD)和单片机技术的爆炸冲击波超压存储测试系统,该系统选用8bA/D转换器,由单片机和CPLD组成的双控制器对数据进行高速采样存储.设计中综合了单片机在控制、通信及使用灵活性等方面的优点和CPLD的高速性和高可靠性,以完成系统总体的设计要求.文中介绍了系统的组成以及CPLD与单片机控制模块完成的功能和设计思路,并给出时序仿真图.最后,给出了系统调试结果,证明系统设计方案的可行性.

基于CPLD的线阵CCD的驱动及数据采集

本文介绍了基于CPLD的线阵CCD的驱动和数据采集系统的软硬件构成、工作原理及设计方案,讨论了图像采集、数据存储等技术,并对系统的测量结果进行了分析。结果表明,该系统实现了对线阵CCD的正确驱动和数据的实时采集存储,结构简单,可进一步应用于高精度的一维尺寸测量。

基于CPLD的线阵CCD光积分时间的自适应调节

在分析SONY公司的ILX5 33K型CCD驱动时序的基础上 ,设计了单片机控制下的光积分时间自适应调节系统 选用CPLD器件作为硬件设计载体 ,使用VHDL语言对驱动时序发生器进行了硬件描述 采用MAX +PLUSⅡ软件对所做的设计进行了功能仿真 ,并针对ALTERA公司的CPLD器件EP1K5 0进行了RTL级仿真及配置 系统测试表明 。

基于CPLD的线阵CCD驱动时序电路设计

CCD驱动时序电路的设计是CCD应用的最基本也是最关键的问题。通过复杂可编程逻辑器件(CPLD)搭建时序电路,可以充分发挥其"可编程"技术特性,简化电路结构并具备极强的通用性。介绍利用CPLD实现驱动电路的主要特性、工作原理和设计思想并利用VHDL语言实现了驱动程序,并给出具体的仿真结果。

CPLD在断路器在线监测数据采集系统中的应用研究

介绍了断路器在线监测数据采集系统的功能特点及硬件构成,分析了采用大规模可编程逻辑器件CPLD(ComplexProgrammableLogicDevice)实现系统的功能扩展和逻辑控制的优势,详细论述了如何利用CPLD实现CPU外围器件片选、I/O和通信功能扩展、大容量存储器的扩展。逻辑仿真及硬件调试结果表明,CPLD能很好地实现系统的逻辑功能,采集系统逻辑设计合理可行,该器件的应用既简化了电路的设计,又提高了系统的可靠性。基于CPLD+CPU模式的系统结构必将在电力设备在线监测领域获得广泛的应用。

基于CPLD的CCD通用驱动电路设计方法

建立CCD通用测试平台有助于系统研究各类CCD器件的辐射效应及损伤机理。探讨了一种基于CPLD的线阵CCD通用驱动电路设计方法与实现途径。利用MAX-PLUSII开发系统,选用MAX7000S系列CPLD芯片,设计实现了核心驱动主控制器,用于读取外部存储器驱动文件,设置相关参数寄存器,并产生符合参数要求的驱动时序脉冲。在此方法的基础上,完成了基本驱动模块电路的设计。基本驱动模块电路输出波形的测试结果表明,这种设计方法是完全可行的。

基于DSP、CPLD和单片机的高速数据采集装置设计

为满足数据采集过程中对频率和分辨率等技术指标方面上的更高要求,设计了一种高速数据采集装置。该装置利用2片A/D芯片将输入的电压、电流模拟信号转换为数字信号,送往复杂可编程逻辑器件(CPLD),并利用2组RAM进行实时存储数据。CPLD产生A/D芯片的控制时序,以及2组RAM的读写控制时序;数字信号处理芯片(DSP)输出控制A/D转换的原始信号,并通过CPLD读写RAM中的采样数据,然后传送给单片机,最后利用单片机的USB接口将采集数据传送给PC机。分析了高速DSP的引导装载过程,并利用单片机实现了DSP程序的引导装载功能。通过在模拟雷击实验和继电器实验中的应用,表明该装置能够提供高速的数据采集和数据传送功能,性能可靠。