DCIV技术表征MOS/SOI界面陷阱能级密度分布

基于直流电流电压(DCIV)理论和界面陷阱能级U型对称分布模型,可以获取硅界面陷阱在禁带中的分布,即利用沟道界面陷阱引起的界面复合电流与不同源/漏-体正偏电压(Vpn)的函数关系,求出对应每个Vpn的有效界面陷阱面密度(Neff),通过Neff函数与求出的每个Neff值作最小二乘拟合,将拟合参数代入界面陷阱能级密度(DIT)函数式,作出DIT的本征分布图。分别对部分耗尽的n MOS/SOI和p MOS/SOI器件进行测试,得到了预期的界面复合电流曲线,并给出了器件界面陷阱能级密度的U型分布图。结果表明,两种器件在禁带中央附近的陷阱能级密度量级均为109cm-2·e V-1,而远离禁带中央的陷阱能级密度量级为1011cm-2·e V-1。

DCIV技术提取SOI器件前栅界面与背界面态密度

直流电流电压(DCIV)方法不仅可以提取SOI器件前栅沟道界面态密度,也可应用于背界面态密度的提取.给出了具体的测试步骤与方法,以0.13μm SOI工艺制造的NMOS器件为测试对象,对前栅界面与背界面分别进行了测试.基于DCIV理论,将实验得到的界面复合电流值与理论公式做最小二乘拟合,不仅获得了各界面态密度,也得到界面态密度所在的等效能级.结果表明,采用了智能剥离技术制备的SOI NMOS器件背界面态密度量级为1010cm-2,前栅界面的态密度小于背界面的,量级为109cm-2,并给出了两界面态面密度所在的等效能级.

用R-DCIV方法研究MOST过渡层影响

为了研究MOS晶体管中过渡层对于电学特性的影响,通过采用电子-空穴复合的直流电压电流特性方法,改变MOST过渡层不同的参数,画出其界面电子-空穴复合的直流电流电压特性曲线,分析比较有无过渡层曲线的变化情况来讨论MOST的电学性质。通过分析得出过渡层对于晶体管的影响较小,在工业生产可以接受的误差范围之内,因此在工业生产中不必再刻意考虑过渡层对MOS晶体管造成不利影响。

Effect of Band Trap Band Current on DCIV Spectrum Peaks at LDD Drain Region in 0.275μm nMOST's

Interface traps generated under hot carrier (HC) stress in LDD nMOST's are monitored by the direct current current voltage (DCIV) measurement technique and charge pumping (CP) technique.The measured and analyzed results show that the D peak in DCIV spectrum,which related to the drain region,is affected by a superfluous drain leakage current.The band trap band tunneling current is dominant of this current.

SOI高压器件热载流子退化研究(英文)

提出一种可以表征STI型LDMOS器件各个区域界面陷阱密度分布的测试方法——MR-DCIV,利用该方法得到包括LDMOS器件的沟道区、积累区和漂移区在内的LDMOS器件界面陷阱密度在多种热载流子应力条件下的产生退化规律。针对界面陷阱的位置对LDMOS器件电学特性的影响进行分析,结果显示,在最大衬底电流应力模式下,产生的导通电阻退化最为严重,从而揭示不同于传统MOSFET器件导致LDMOS器件热载流子退化的机理。