一种基于FPGA技术的HDB3译码器的设计

分析了HDB3译码器的原理,提出了一种基于FPGA技术的HDB3译码器的快速实现方法。在此基础上,选用Max+plus II平台和Altera公司MAX7000器件EPM7096LC68芯片,设计实现了一个串行输入、串行输出的HDB3译码器。实践证明,此方法具有设计简单、快速、高效和实时性强等特点。

Turbo码SOVA译码器的系统仿真及性能分析

主要分析了3GPP标准中Turbo码采用SOVA译码器的译码性能.3GPP标准中给出了1/3Turbo码的编码结构和交织器设计方案,但未能给出译码方案.作者对帧长为4000bit的Turbo码,采用了SOVA译码器进行建模仿真.比较了SOVA译码器与MAX＿LOG＿MAP译码器译码的性能和实现复杂度.本文作者认为,从综合算法的性能、计算复杂度和时延等方面来考虑,SOVA译码器作为Turbo码的译码是一个比较好的选择.

基于FPGA的高效CTC译码器设计与实现

讨论了基于增强型Max-log-MAP算法的高效CTC译码器的FPGA实现方案,使译码器在较低复杂度的前提下具有较高的性能。建立了C语言软件仿真平台下对算法的整体编译码过程进行了验证。在用FPGA实现时,对译码器进行了模块划分,通过对算法流程分析,通过优化设计,采用了交织器、滑动窗等技术提高了译码速度,减少了译码所需的存储量。整个设计用VerilogHDL语言描述,最后成功在Altera的CycloneII进行了FPGA实现。

基于ASIC技术的Turbo码的硬件实现

讨论了WCDMA系统中信道编码原理,提出了一种Turbo码译码的硬件实现方法,使用了Verilog HDL语言设计与编程,利用了activeHDL中实现了软件仿真。同时在CPLD器件上进行了硬件仿真,并给出了仿真结果。