基于流水线计算的3D NoC测试规划研究

为了提高三维片上网络(3D NoC)资源内核的测试效率,提出一种在功耗约束条件下多播流水线并行测试同构核与单播测试异构核相结合的方法对IP核进行测试。为了减少测试数据因资源冲突而进行等待的时间,设计一种改进XYZ路由算法,并采用改进人工蜂群(ABC)算法求解最佳测试规划方案。以国际标准电路测试集ITC'02作为实验对象,结果表明,测试时间最大优化率达到15.45%,与其他测试规划方法相比该文方法能有效地提高并行测试效率。

一款NoC总线的低功耗设计

随着集成电路技术的飞速发展,其集成度和复杂度越来越高,导致芯片功耗问题日益严重。文章提出一套兼容片上网络(Net on Chip,NoC)总线的功耗管理总线,针对不同电源域进行低功耗管理,通过电源域开关协议将电源域状态同步到事务活动,且不影响系统其他部分的操作。实验结果表明,功耗管理总线具有低成本、协议简单、兼容性好、轻量级等优势。

基于故障节点再利用的细粒度NoC容错路由算法

针对传统NoC容错算法中容错粒度过粗造成资源浪费的问题,提出了一种细粒度的自适应容错路由算法,对带有部分故障的节点重新利用。算法将各种故障映射为一种功能故障模型,结合新提出的路由端口优先级策略和嵌入的奇偶转向模型,实现数据包的无死锁容错路由。实验表明,随着负载和故障数目的增加,该算法具有更优越的容错性能,证明了算法的有效性。

面向能耗和延时的NoC映射方法

随着对NoC平台研究的逐步深入，如何将规模庞大的应用合理地映射到NoC半台上成为亟待解决的问题之一．本文基于二维网格结构NoC平台，建立了旨在优化系统通信能耗和执行时间的统一目标函数．提出了通过优化链路负载分布间接优化延时的方法，避免了NoC等待延时精确建模的难题．并且采用蚁群算法实现了面向能耗和延时的NoC映射．调整参数λ，可以选择单一目标或者联合目标优化．本文还对映射结果进行了执行时间模拟．实验结果显示：与随机映射相比，单一目标优化在通信能耗和执行时间上分别能节省（30％～47％）和（20％～39％），而联合目标优化则能在能量支配的映射方案中进一步挖掘时间维度的潜力．

应用NOC方法研究中国地区地磁时空变化

应用自然正交分量(NOC)方法,对1995-2006年中国地区36个地磁台的地磁场观测数据进行了计算,获得了上述数据矩阵的本征值和相应的空间域、时间域本征向量,并就其时空分布与中国地磁模型(CGM)进行了对比分析,探讨了它的物理意义.研究表明,上述观测数据包含了丰富的地磁内、外源场信息,其中地磁场要素F、D、I第一、第二本征值及相应的空间域和时间域的第一、第二本征向量所描述的地磁基本场时间变化与CGM吻合较好.

NOC的平衡设计

由于片上系统级芯片的进一步发展,采用NOC提供IP块之间的可靠通讯。在分析NOC特点的基础上,提出评价NOC的性能指标并研究它们之间的相互关系。设计时需在吞吐量、延迟、功耗和硅片面积等因素之间折中考虑。

基于多FPGA的NoC多核处理器验证平台设计

为了能够灵活地验证和实现自主设计的基于NoC的多核处理器,缩短NoC多核处理器的设计周期,提出了设计集成4片Virtex-6-550TFPGA的NoC多核处理器原型芯片设计/验证平台。分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基础上给出了集成4片FPGA的开发板详细设计方案,并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述。描述了开发板各个主要模块的测试过程和结果,表明了该设计的可行性。

基于2D Mesh的NoC路由算法设计与仿真

在研究Turn Model模型的基础上,提出一种基于2D Mesh结构的XY-YX路由算法,是一种确定性的无死锁的最短路径路由算法。给出无死锁的证明,通过片上网络(NoC)模拟仿真实验平台NIRGAM,将该算法在一个4×4的2D Mesh网络中进行仿真。

基于蚁群优化算法的NoC映射

功耗问题正逐渐成为NoC领域的研究热点,很多研究人员都在研究NoC功耗最小化的设计技术。文章采用一种有效的蚁群优化算法实现了NoC映射:在自动映射处理单元的同时,尽可能地减少了系统的通讯功耗。实验结果表明采用蚁群优化算法可以很快地收敛;针对不同的应用,可以减少25%70%的通讯功耗。

NoC节点编码及路由算法的研究

NoC的设计和实现受到芯片的面积、功耗、深亚微米效应的限制。将拓扑结构和节点编码相结合,提出一种基于约翰逊码的二维平面编码。该编码隐含了Torus网络拓扑结构以及网络节点之间的连接关系并且有很好的扩展性,能够简化Torus拓扑结构上路由算法的实现和降低硬件成本。基于此编码和利用X-Y路由的路由确定性特点,提出改进X-Y路由,在中间节点只需要3或5个逻辑运算,降低路由的计算复杂性和硬件成本。最后,进行了节点结构设计。提出的编码不仅用于NoC的路由方面而且在NoC任务映射方面有重要应用。

多处理器NoC仿真平台

面向多媒体和无线通讯领域的多处理器片上系统(MPSoC)对通信带宽的要求与日俱增,于是片上网络(NoC)被提出来满足这种要求。在NoC设计初期,建立一个速度、精度满足要求,能支持设计空间探索的仿真平台显得尤为重要。采用SystemC建模和仿真环境,建立了一个完整的多处理器NoC仿真平台,包括处理器模型、通信结构模型、存储器模型和并行编程支持软件,并且提出了基于该平台的设计方法学和应用开发流程。在仿真平台支持下,面向各种应用的多处理器NoC设计空间探索和原型验证等研究变得不再困难。DCT、FFT和JPEG解码器三种算法被用来作为案例在该平台上实现,验证了以上提出的仿真平台及其设计方法学。

处理器可靠性约束的电压频率岛NoC能耗优化

该文针对支持电压频率岛的NoC能耗优化问题,提出了基于电压频率岛划分、分配以及任务映射的能耗优化方法。该方法通过基于处理器可靠性约束的电压频率岛划分,降低了处理器能耗;利用近凸区域选择的电压频率岛分配策略,减少了不同电压岛间复杂路由器的个数;借助量子粒子群算法优化了NoC映射,降低了系统的通信能耗。实验结果表明,该文算法在满足NoC处理器可靠性要求的前提下,可显著降低NoC系统能耗。

一种面向功耗免死锁三维全动态3D NoC路由算法

随着近年来三维片上网络(3D NoC)技术的提出及不断发展,功耗问题已成为3D NoC设计中面临的严峻挑战之一.本文为3DNoC提出一种面向功耗免死锁三维全动态路由算法TFRA(Three-dimensional Ful-l adaptive Rout-ing Algorithm).其以传统二维NoC奇偶拐弯模型为基础,将三维路由空间划分为8个象限,针对每个象限制定相应的路由策略,从而实现免死锁.采用SystemC系统级建模语言搭建的3D NoC仿真平台进行验证,结果显示TFRA算法在功耗性能指标方面较现有的三维路由算法有大幅提升.

可设置仲裁优先程度的NOC路由节点设计

针对片上网络(NOC)具体应用中各个IP之间出现不同的通信情况的问题,提出了一种可设置仲裁优先程度的NOC路由节点。该节点采用基于Lottery算法的仲裁机制,取代了目前NOC路由节点中广泛采用的轮询调度(RR)仲裁机制,可以根据具体应用的通信状况来设定仲裁响应的优先程度。在NOC路由节点中,设计了内部TUM(时间单元复用)的传输机制来解决不同输入口竞争同一输出口所带来的节点内部阻塞问题,使得即使在有多个端口竞争同一端口的情况下,路由节点仍然能保证输入的数据包和进入输出缓冲的数据包数量上的一致,大大提高了路由节点的处理性能。

NoC:下一代集成电路主流设计技术

从SoC的定义出发,依据“PC参考系准则”、“十年变革规律”、“半导体技术发展规律”等基本规律,提出并论证了“NoC是下一代集成电路主流设计技术”的观点,概括了NoC基础理论体系的主要研究领域;简要分析了集成电路NoC体系结构领域可能的关键技术。NoC技术从体系结构上彻底解决了SoC的总线结构所固有的三大问题:由于地址空间有限而引起的扩展性问题,由于分时通讯而引起的通讯效率问题,以及由于全局同步而引起的功耗和面积问题。

基于云自适应遗传算法的NoC映射研究

NoC映射是NoC设计中的重要步骤,映射结果的优劣对NoC的QoS约束和通信功耗有着很大的影响。提出一种采用云自适应遗传算法实现NoC映射的方案,该算法利用云模型对传统遗传算法加以改进,以此新方法自动调整遗传算法过程中的交叉概率和变异概率,从而达到优化遗传算法的目的。结合NoC映射中的具体问题,在功耗和延时约束的限制条件下,建立了延时约束下的NoC映射功耗数学模型。实验表明,该方法在NoC映射中取得了良好的效果,降低了通信功耗。

针对瞬时故障和间歇性故障的NoC链路容错方法

片上网络中链路是路由器之间连接的关键通路,其发生故障将严重影响网络性能.针对这一问题,提出了一种针对瞬时和间歇性故障的高可靠链路容错方法,该方法可以在网络中实时检测数据是否发生错误,并以此定义瞬时故障和间歇性故障,从而进行容错.在减轻网络拥塞和延时的同时,保证了数据的正确传输,有效保障了系统的高可靠性.当链路中发生瞬时故障导致数据出错且不能正确纠正时,通过设置的重传缓冲区内备份的数据重新进行传输.当链路中发生间歇性故障导致数据出错且不能正确纠正时,数据包传输被截断,对被截断的数据重新添加头微片或尾微片,从而进行重新路由或资源释放.实验结果表明:该容错方法在不同故障情况下较对比对象,均较大地降低了延时,提高了吞吐率,该方法能有效地提高网络的可靠性,保证了系统性能.

基于内建自测技术的Mesh结构NoC无虚通道容错路由算法

在Zhang's算法绕行思想的基础上,提出了一种2D-Mesh结构片上网络无虚通道容错路由算法,用于解决多故障节点情况下片上网络的无虚通道容错路由问题.算法利用内建自测试机制获取故障区域的位置信息,通过优化绕行策略来均衡故障区域周围链路的负载并减少部分数据的绕行距离.针对8×8的2D-Mesh网络的仿真表明,与Chen's算法相比,在故障区域大小为2×2,网络时延为70 cycles的情况下,随着故障区域位置的变化所提算法可提高1.2%到4.8%的网络注入率.且随着故障区域面积的扩大,所提算法在减少通信时延,提高网络吞吐量方面的作用更为明显.

TSV数量限制下的3D NoC测试优化方法

针对TSV数量限制下的3D No C测试,如何在功耗约束条件下充分利用有限的TSV资源快速地完成3D No C测试,这属于NP难问题,采用基于云模型的进化算法对有限的TSV资源进行位置寻优,以及对通信资源进行分配研究,在满足功耗约束以及路径不冲突条件下调度测试数据,以实现芯核的最大化并行测试,减少测试时间。以ITC’02测试标准电路作为实验对象,实验结果表明,本文方法可以有效地进行TSV的位置寻优以及资源的合理分配,从而提高TSV利用率,减少测试时间。

基于故障链路缓存再利用的NoC容错路由算法

建立故障模型是进行片上网络容错研究的基础,传统的细粒度故障模型未能有效地区分链路故障和通道故障.为了进一步提高片上资源的利用率,构建了一种粒度更细的微粒度故障模型,并在该模型的基础上提出了基于故障链路缓存再利用的容错路由算法.该算法为每个通信节点增加4条自收发通道,并采用基于缓存再利用的透传机制,通过复用故障链路两端的正常缓存和通道来透传故障通道上的数据包,提高了数据包采用最优输出端口的概率.实验结果表明,文中算法在高故障比例的片上网络中优势明显,且能以相对较小的硬件开销换取平均吞吐量、平均延迟和数据包平均跳数等性能的大幅度提升.