基于EPIC的同时多线程处理器取指策略

EPIC硬件简单,同时多线程易于开发线程级并行,在EPIC上实现同时多线程可以结合二者的优点。取指策略对同时多线程处理器的性能有重要影响。该文介绍了几种有代表性的超标量同时多线程处理器取指策略,分析了这些策略在EPIC同时多线程处理器上的适用性,提出了一种新的适用于EPIC的取指策略SICOUNT。分析表明SICOUNT策略可以充分利用EPIC软硬件协同的优势,在选择取指线程时使用编译器所提供的停顿信息,能更精确地估计各个线程的流动速度,使取出指令的质量更高。

基于EPIC同时多线程处理器的寄存器堆设计

在体现EPIC设计思想的Itanium微处理器中,寄存器堆的管理是通过寄存器堆栈引擎(RSE)技术实现的。EPIC硬件简单,动态同时多线程(DSMT)易于开发线程级并行,针对结合二者优点的EDSMT微体系结构,我们提出一种基于映射表的寄存器堆管理方法—MTRSE。该方法兼容Itanium体系结构,支持同时多线程,并提高了寄存器资源使用效率。实验表明,当线程数为3或4时,该方法对于寄存器资源有40%使用效率的提升。

一种高效的基于ASIPs的EPIC指令编码方法

EPIC技术不仅广泛应用于通用CPU的设计中,而且它还被应用于专用领域的专用指令集处理器(ASIPs)的设计中。目前使用的EPIC技术的性能提高是以程序代码量的急剧膨胀为代价的。为了减少EPIC程序代码长度,该文提出了一种新的指令编码方法——动态变长指令编码方法。测试结果表明,对于低编码率的语音编解码领域的ASIPs,动态变长指令编码方法可以将代码的压缩率提高到62.8%。

超长指令字技术

指令系统是决定计算机体系结构特征的最核心因素．本文首先对近几年发展起来的超长指令字（ＶＬＩＷ）技术的基本原理进行了简短的介绍，进而结合Ｉｎｔｅｌ公司研制的ＩＡ－６４超长指令字计算机的设计描述了超长指令字计算机的性能特点．最后简述了ＶＬＩＷ技术对计算机体系结构发展的影响及其最近发展概况．

IA-64的并行架构及其寄存器文件

同时多线程能在同一时钟周期执行不同线程的指令,并且指令级并行和线程级并行。显式并行指令计算关注于编译器和硬件的相互协作。寄存器文件的设计在高性能处理器设计中十分重要,寄存器栈和寄存器栈引擎是提高其性能的重要手段。该文设计和实现一套并行环境,其中包括并行编译器OpenUH和基于IA-64的同时多线程体系结构EDSMT,实验表明,该并行架构适用于大多数并行应用,针对NAS的并行测试程序,该架构相对于SMTSIM平均有12.48%的性能提升。

基于映射表的寄存器文件设计以及编译器优化

寄存器文件的设计在高性能处理器设计中十分重要,寄存器栈和寄存器栈引擎是提高其性能的重要手段.编译优化常常基于特定的体系机构以及目标机器.本文针对EDSMT微体系结构(基于IA-64的同时多线程体系结构)提出了一种新颖的基于映射表的寄存器机制——MTRM(Mapping Table-based Register Management),它通过映射表将连续的虚拟寄存器物理号映射到不连续的实际物理寄存器,并研究了编译器支持下的及时去配,实验结果表明该方案能有效提高性能.