一种FPGA⁃TDC防气泡误差编码器设计

在设计基于现场可编程门阵列(FPGA)的时间数字转换器(TDC)时,时钟偏斜等因素产生的气泡误差会造成抽头延迟链(TDL)中的延迟单元失效,导致TDC的分辨率变差。提出了一种防气泡误差编码器,通过统计抽头延迟链中发生变化的抽头个数,该编码器使抽头延迟链跳变顺序按照时间顺序映射,从而消除气泡误差的影响。利用Xilinx Virtex UltraScale+FPGA对该防气泡误差编码器的有效性进行验证,使用该编码器后,基于双端采样法的抽头延迟链TDC分辨率由3.18 ps提升至1.76 ps。实验结果表明,所提出的防气泡误差编码器能够解决气泡误差导致的延迟单元失效的问题,避免分辨率的损失。

超声波液体测温的TDC方法研究

超声波测温采用超声波传播时间作为测量信息,时间测量的误差对测温系统性能有显著影响。针对上述问题,设计了基于时间数字转换器(TDC)方法的超声波水温测量系统。根据传播时间和温度的关系,系统利用FPGA和高精度时间测量芯片TDC-GP22的硬件电路,结合软件程序算法有效降低时间测量误差的影响,并通过合理设计驱动电路和信号处理电路,使得超声波传播时间测量的分辨率能够达到1.0×10-10s,进而系统能够实现温度测量的分辨率达到0.001℃。通过实验证明,该系统具有分辨率高、可重复性高等优点。

tDCS联合运动行为疗法对卒中后吞咽障碍患者的康复疗效观察

探究卒中后吞咽障碍患者采取经颅直流电刺激(tDCS)配合运动行为疗法的康复效果。方法 选取我院收治的卒中后吞咽障碍患者50例(2022.1—2.23.12)。随机分组,两组各25例,分别采取运动行为疗法、tDCS+运动行为疗法,比较两组治疗效果。结果 治疗前两组WST评分(P>0.05),治疗后治疗组低(P<0.05),治疗前两组FOIS评分(P>0.05),治疗后治疗组高(P<0.05),治疗前两组PAS评分(P>0.05),治疗后治疗组低(P<0.05)。结论 tDCS联合运动行为疗法治疗卒中后吞咽障碍疗效显著,可有效提高患者的吞咽安全性及经口进食能力,值得临床推广。

CTC/TDCS实时信息数据在应急处置场景中的应用及算法设计

当今,国外大数据技术、智能辅助决策技术已经发展成熟,为其所适用的行业提供有利条件。本文讲述通过利用铁路行车调度指挥系统既有CTC/TDCS(Centralized Traffic Control System/Train Operation Dispatching Command System)实时信息数据,结合计算机算法设计生成辅助决策手段,提升铁路行车指挥人员应急处置作业的科学性、安全性和有效性。从而为大数据技术、智能辅助决策技术应用于我国铁路交通领域提供可行性方案。

基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法

针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方法.该方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时采用插入式时间差值TDC(Time-to-Digital Converter),实现了全局低频时钟下的快速转换机制.本文基于55-nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压3.3 V,数字电压1.2 V,时钟频率250 MHz,输入电压1.2~2.7 V的情况下,将行时间压缩至825 ns,ADC的微分非线性和积分非线性分别为+0.6/-0.6LSB和+1.6/-1.2LSB,信噪失真比(Signal-to-Noise-and-DistortionRatio,SNDR)为68.271 dB,有效位数(Effective Numbers Of Bits,ENOB)达到11.0489 bit,列不一致性低于0.05%.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,ADC转换速率提高了87.1%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑.

面向FPGA-TDL-TDC的延迟时间逐位校准网络

时间数字转换器(TDC)是一种将信号脉冲之间时间间隔的连续模拟量转换为离散数字量的设备。基于现场可编程逻辑门阵列(FPGA)内部进位链资源实现抽头延迟链-时间数字转换器(TDL-TDC)的方法被广泛应用,但TDL-TDC中每个延迟单元的延迟时间数值受运行温度变化的影响较大,目前使用码密度测试、线性补偿或高阶泰勒函数拟合等的TDC校准方法不能很好地拟合复杂温度变化情况下长延迟链中各单元延迟时间的变化趋势。为继续满足TDC工作精度要求,提出了一种基于多层感知机(MLP)的神经网络校准方案,以延迟链中128个延迟单元的延迟时间数据和相应温度数据作为训练样本建立4层MLP。工作时通过反馈当前运行温度信息,可以独立给出每个延迟单元的延迟时间数值,以用于计算待测脉冲之间的时间间隔。实验验证了校准网络对温度变化的补偿作用,该网络可以移植于不同的FPGA芯片。测量得到校准网络的准确率为91%,实现TDC分辨率为34 ps。

任务转换的脑功能偏侧化效应:基于tDCS和TMS技术的研究

任务转换是执行功能的重要成分之一,指从一个认知任务转换到另一个认知任务的过程。在对任务转换的脑机制研究中,脑功能的偏侧化效应是一项重要内容,近年来,研究者通过经颅直流电刺激和经颅磁刺激等技术对DLPFC脑区、IFJ脑区等脑区的偏侧化效应进行了研究。虽然研究尚处于起步阶段,且存在一定争议,但得到较一致的结论是:第一,这些脑区的左侧优势较突出,在任务转换过程中发挥自上而下的适应性调节等核心功能;第二,在左侧功能优势的基础上,这些脑区的右侧也发挥抑制控制等功能,两侧形成高效的分工合作,形成生理性平衡。目前,部分研究结果已经应用于针对抑郁症患者和脑卒中患者等特殊人群的认知功能障碍治疗中。未来应进一步提高对tDCS和TMS技术的运用水平,逐渐从传统技术向高精度技术跨越,并引入其他神经调控方法,结合脑成像技术开展实证研究。在此基础上,注重对差异性结果的分析和解释,实现对任务转换脑功能偏侧化理论的拓展与整合。

CTC/TDCS调度命令内容安全卡控技术研究

针对调度员在CTC/TDCS系统发布调度命令时常见的错发、漏发等问题,研究调度命令安全卡控过程及方法。依据调度命令模板库和业务关键词库,归纳调度命令业务类型识别策略;基于正则表达式识别、基础数据匹配、关键词辅助定位算法,实现调度命令文本信息的有效提取;通过设计标准基础数据拓扑结构与逻辑校核算法,计算线路业务信息的准确性,评判调度命令业务数据的有效性以及业务传达操作的规范性。经验证,调度命令内容安全卡控技术能够有效识别业务信息,并辅助调度员进行二次校核,不仅提高了调度命令的准确性,也有效降低了调度员的劳动强度,满足铁路运输调度的实际应用需求。

基于国密算法的TDCS/CTC系统通信加密技术应用方案研究

为确保我国铁路列车调度指挥系统(TDCS)与调度集中系统(CTC)中业务数据的安全,研究基于国密算法的通信加密传输方案。以安全认证网关为核心,通过路由技术将业务流量导向安全认证网关,实现TDCS/CTC系统各层级间的数据传输加密。在冗余能力方面,当任意节点的安全认证网关故障时,路由技术会将流量切换至下一优先级路由,保障业务的连续性。通过仿真试验对方案的加密有效性、故障倒切能力、承压能力3方面开展验证测试,测试结果满足业务要求。该方案在不影响TDCS/CTC系统原有冗余能力的同时,保证了业务数据传输过程中的安全性,有效填补了我国TDCS/CTC系统数据传输加密防护方面的空白。

TDCS信号检测及基函数周期估计

为了解决变换域通信系统(transformed domain communication system, TDCS)信号检测及参数估计问题,通过对TDCS信号自相关函数的推导分析,提出了一种基于二次自相关的TDCS信号检测及基函数估计的方法。分析发现,TDCS信号的自相关函数会出现周期性谱峰,且峰峰间距为基函数周期的二分之一,故以谱峰间隔是否呈现周期性作为TDCS信号的存在性判据,并根据峰峰距离进一步估计TDCS信号的基函数周期。但单次自相关处理得到的局部谱峰受信道噪声影响大,为此提出了二次自相关法,该方法使得局部峰值特征进一步加强,相较于单次自相关,二次自相关可在更低的信噪比下实现TDCS信号检测并对基函数周期进行有效估计。

基于SMIC 180nm工艺的内插延时链型TDC芯片

在高能同步辐射光源的高分辨谱学线站系统(HEPS-B5)的核共振散射实验中,为满足测试样品对时间数字转换皮秒级的高分辨率时间测量要求,基于SMIC 180 nm工艺设计了一款内插延时链型的四通道时间数字转换器(TDC)芯片。该TDC芯片采用“粗计数”和“细计数”相结合的链状结构,通过内插延时链法来提高测量分辨率,并结合时钟计数器以实现较大的动态测量范围。为了阻止亚稳态的传递,使用两级反相器作为基本延时单元,另外通过异步先进先出(FIFO)缓冲器实现数据在不同时钟域之间的安全传递。实验测试结果表明,该TDC芯片的时间分辨率可达到56.3 ps,动态测量范围为0~262μs,能够满足核共振散射实验的高精度时间测量要求。

基于FPGA与TDC-GPX2的数字延时发生器设计

传统的用于LIBS检测系统的延时发生器虽然具有较高的延时精度,但是存在体积较大、价格较高的缺陷,设计出一种基于FPGA与TDC-GPX2结合的、成本较低、能够满足LIBS使用的数字延时发生器是十分必要的。该延时器以FPGA为核心处理器,结合了等离子体光电检测电路模块、脉宽检测模块、按键输入模块、高速比较电路,FPGA内部通过计数器延时原理将信号进行延时,用外置键盘设置其延时量,时间测量模块测量延时前后两路信号时间差进行验证。实验测得的数据和结果表明,该数字延时发生器输出信号的上升沿小于4 ns,下降沿小于3 ns,延时精度较高,工作性能稳定,可以满足实际应用需求。

基于TDC的MVT高速采集方法研究

针对目前ADC采样存在的集成化、成本和功耗相互制约等问题,实现了一种基于TDC的多通道高速采样方法,精度不受ADC采样位宽限制,只与所用FPGA芯片的硬件参数和软件设计有关,且采样通道数只与可配置的LVDS口的数量和FPGA芯片资源大小相关。与传统ADC采样方法不同,首先,设计采集电路,用已知连续阈值信号作比较器阈值电压,TDC记录信号越过阈值时间获得采样点;其次,探究阈值信号和比较器对采样信号的影响,统计各影响因素的误差并寻找最优解;最后,总结采样规律并分析其适用性。

基于STR的两级差分的高精度低功耗TDC

随着集成电路工艺的发展和集成度的提高,电路延时显著降低,传统的时间数字转换器(TDC)的研究趋向于兼具高分辨率和高精度的电路设计。近年来,摩尔定律逐渐失效,物联网大背景下轻量化,微型化,低功耗的边缘设备得到了飞速发展,用于片上延时测量的微型化TDC的研究重点逐步转向高精度的低功耗设计。基于Xilinx Virtex-6 XC6VLX240T现场可编程门阵列(FPGA)开发平台,提出了一种以游标自定时环(vernier self timing ring,VSTR)代替直接计数法的粗测结构,和两条对称的延迟链组成的细测结构。通过边沿重合检测单元和锁存单元将粗测结构的游标STR与细测的对称延迟链结合,设计结果表明该结构量程可达到491 ns,分辨率为14.8 ps,最高精度为12.9 ps,功耗为0.068 W,说明了提出的两级差分结构具有高精度低功耗的特点。

一种TDCS信号检测及基函数周期估计的方法

针对变换域通信系统(Transform Domain Communication System,TDCS)信号难以检测的问题,设计了基于功率谱二次处理的检测方法。通过数学建模,理论推导了TDCS信号的自相关函数,并由此推出了TDCS信号的两次功率谱函数,证明了TDCS信号的二次功率谱存在周期性谱峰的特征,并给出了谱峰周期与基函数周期的数学关系。据此设计了一种TDCS信号检测算法,该算法能够检测TDCS信号并对基函数周期给予估计。理论分析了高斯白噪声对检测算法的影响,通过计算机仿真,验证了该算法在低信噪比下的性能,对比了二次功率谱法与时域相关法的检测性能,验证了采样数据长度对检测性能的影响。仿真结果表明在低信噪比条件下,本文算法对基函数周期估计仍有效,且算法性能相较于自相关法提高了约1.5 dB,增加采样数据长度可进一步提高二次功率谱算法的准确性。

基于TDC的二级频率标准驯服算法

利用全球定位系统(GPS)接收到的秒脉冲(1PPS),对常见的二级频率源温补晶振(TCXO)和相干布局囚禁(CPT)原子钟驯服开展研究。设计了硬件锁相环的驯服方案,利用时间数字转换器(TDC)测量本地分频1PPS与GPS接收机收到的1PPS时间差,实现本地信号相对GPS时间信号的锁定。锁定之后,TCXO实现了万秒稳定度为8.5×10^(-12),驯服后3.5×10^(4)s的平均频率准确度提升至5倍以上。此外,深入研究了CPT原子钟的噪声模型,在Matlab上对其进行仿真,建立起频率白噪声和频率随机游走噪声在阿伦方差曲线上的对应关系,对比了平均滤波和平均滤波+卡尔曼滤波2种滤波测频方案对CPT原子钟的驯服效果,频率稳定度在5×10^(4)s时有一个数量级的提升。

基于TDC-GP21的恒温晶体振荡器数字化自动测试系统

针对大批量恒温晶振生产过程中繁琐的测试工序以及测试中对大量计数器的依赖,文中提出了一种基于FPGA和TDC-GP21的新型测频方法,并以此为基础设计了一款恒温晶振自动化测试平台。文中对自动测试系统的硬件实现和上位机控制软件进行了详细介绍。结合大批量恒温晶振的测试实验,验证该方法的测频精度达到了±2×10^(-10)Hz。自动测试系统取代了高度依赖计数器对恒温晶振进行测频的传统手段,实现了恒温晶振的批量测试,极大地提高了测试效率,降低了生产成本。

一种12 bit 200 MS/s低功耗SAR-TDC ADC

为了满足低电压条件下高速高精度采样需求,设计了一种电压-时域两级混合结构流水线模数转换器(ADC)。该流水线ADC的第一级逐次逼近型(SAR)ADC将电压转换为8 bit数字,残差电压变换为时域延时信息后,第二级4.5 bit时间数字转换器(TDC)将延时转换,最终校准输出,实现12 bit精度转换。通过采用多电压供电、改进残差电压转移和放大器结构,以及优化时间判决器,提升了ADC的动态性能和采样速度,降低了采样功耗。该ADC基于40 nm CMOS工艺设计和仿真。采样率为200 MS/s时,功耗为9.5 mW,动态指标SNDR、SFDR分别达到68.4 dB、83.6 dB,优值为22 pJ·conv^(-1)·step^(-1),能够满足低功耗高速采样的应用需求。

基于TDC-GP21的高精度脉冲式激光测距模拟系统试验研究

TDC-GP21高精度时间数字转换器可以精确测量两个脉冲的时间间隔,在脉冲式激光测距系统里是非常理想的选择。然而近距离激光测距的回波脉冲强度受目标影响较大,对TDC的高精度采样有很大干扰。文章基于TDC-GP21芯片搭建了脉冲法测距系统,完成了算法优化;根据回波距离有效率实现光强自适应调整,完成了高精度测距标定,实现了对0~300m范围内精度达到0.01m的测量。

一种TDC结合相位的激光测距研究与实现

针对传统相位式激光测距的不足,通过时间延迟链(TDC)结合相位测距的方式,设计了适用于大范围测距的高精度测距电路。应用该方式制作的电路,经过测试表明鉴相误差可控制到5 ps以下,实现了细时间间隔测量,相比于传统相位测距减少了算法难度及硬件处理资源。结合传统的多周期粗时间计数的方式,可以实现大范围远距离时间测量,具有实际使用价值。