基于5G多接入边缘计算的云化PLC系统架构设计与应用

随着工业控制系统对柔性化、扁平化的要求不断提升,以PLC为构建基础的传统工业控制网络在大规模接入、算力提升和部署灵活性方面均受到限制.针对这些问题,融合5G网络和边缘计算技术,设计了基于5G多接入边缘计算的云化PLC系统架构,阐述了该架构的运行机制和所涉及的关键技术;在此基础上,进行PLC系统的云化部署和调试,实现了工业现场、企业数据中心、5G网络和边缘网络的集成;最后,通过在某汽车制造公司产线改造过程中的应用,验证了所提架构的有效性.

基于回波幅值信号的医用超声探头性能快速检测系统的研制

目的研制一套基于回波幅值信号的医用超声探头阵元快速检测系统,用以对超声探头性能进行评估与质量控制。方法运用现场可编程门阵列作为系统主控制芯片,以控制系统内部集成的电脉冲激励信号源,进而激励医用超声探头的阵元。阵元振动后产生超声波并在遇到空气后反射。基于超声脉冲回波测试方法,以回波幅值为主要检测参数,实现对超声探头阵元工作状态的检测与评估。结果选取同型号不同使用年限及故障状态的探头进行系统测试,并与所成超声图像进行对比:全新完好探头的回波幅值信号范围为550~575 mV,整体误差小于0.5 dB;使用1年的探头回波幅值信号范围为550~590 mV,较全新探头整体误差低0.6 dB左右;使用3年的探头回波幅值信号中存在十多个3 dB、6 dB及个别10 dB等不同程度的衰减;故障探头中存在三十多个成片连续衰减10 dB阵元。探头衰减位置及程度与所成超声图像缺损位置及程度相对应。结论本系统具有灵敏度高、稳定性好、操作简单快速等特点,在超声探头阵元性能评估方面具有很强的实际应用和推广价值。

数字化方案决策在蓝谷至胶东国际机场快速通道工程中的落地应用

针对二维设计专业协调困难、可视化程度低、汇报难以理解及异地沟通不便等问题,本文在方案决策中探索BIM+GIS数据集成应用,形成一套低成本、高质量的数字化设计体系,促进方案决策的科学性。利用游戏引擎高渲染优点,融合二维数据、BIM、GIS、灯光、绿化和实景三维等数据,开发高质感方案协同汇报系统,实现可视化征拆分析、多专业协同设计和动态方案比选等场景应用。该设计体系于蓝谷至胶东国际机场快速通道工程进行实际应用,以高效数据生产为前提,多源数据融合为核心,场景集成应用为手段,数字化方案决策为目标,实现高质量数字化方案设计,提高各参与方之间协作与沟通效率,提升工程建设质量,进一步促进数字化设计在交通工程中的落地应用,为推动交通数字化转型奠定基础。

千瓦级低浓度瓦斯发电机的设计及运行

随着煤矿采抽技术的不断发展,煤矿在瓦斯防治上取得了一定的效果。但是瓦斯的大量排法造成了严重的环境污染和资源浪费。基于合理利用瓦斯资源和环境保护的目的,根据瓦斯的实际特点,设计了一种基于DCS控制系统的千瓦级低浓度瓦斯发电机。经过一段时间的调试运行,该发电机运行稳定,为其他瓦斯发电技术提供一定的参考经验。

基于FPGA的软硬件协同纠删码编码加速方案

纠删码容错技术已广泛应用于分布式存储系统,相较于多副本容错技术能显著降低数据存储成本,并且具有更高的数据通信可靠性和安全性,但在数据存储过程中不可避免地会引入额外的计算开销并增加编码时延,导致数据写入吞吐量降低。针对该问题,提出一种基于现场可编程门列阵(FPGA)的纠删码编码加速方案。首先,利用FPGA的高速并行计算优势对纠删码算法进行硬件加速,并实现并行处理和时序优化。然后,针对上位机与FPGA之间因传输速率和处理速率不一致造成内存中的数据溢出问题,在FPGA上拓展了片外DDR3接口用于数据缓存,提高了通信可靠性,并利用DDR3的随机存取特点实现对数据块的分片。最后,设计基于FPGA的纠删码编码硬件加速架构进行实验验证。实验结果表明,与主流Jerasure 2.0开源纠删码库相比,该方案的数据写入吞吐量提升了2.7~93.0倍,尤其对于小文件的编码写入性能提升更为显著。

优化目标检测网络的设计与FPGA硬件实现

针对目标检测算法受限于越来越严苛的硬件算力与存储,导致在小型化设备上的部署存在巨大困难,本文提出一种基于现场可编程门阵列(FPGA)的深度学习模型专用加速器方案来实现目标检测的边缘部署。通过优化原始模型的卷积算子并进行剪枝和量化,使参数量减少52%。移植在MLK F20 CM023EG开发板上的实验表明,特制化的加速器理论算力峰值达到407 GOPS,实际算力达328 GOPS,数字信号处理器(DSP)使用率为64%,在边缘设备上的功耗相比图形处理器大型平台降低了98%。

基于Advance PLD Design的PLD设计与仿真

通过实例介绍了利用Advance PLD Design进行PLD设计和仿真的过程,并给出作者的体会。

System-on-Chip Design Using High-Level Synthesis Tools

This paper addresses the challenges of System-on-Chip designs using High-Level Synthesis (HLS). HLS tools convert algorithms designed in C into hardware modules. This approach is a practical choice for developing complex applications. Nevertheless, certain hardware considerations are required when writing C applications for HLS tools. Hence, in order to demonstrate the fundamental hardware design concepts, a case studyis presented. Fast Fourier Transform (FFT) implementation in ANSI C is examined in order to explore the important design issues such as concurrency, data recurrences and memory accesses that need to be resolved before generating the hardware using HLS tools. There are additional language constraints that need to be addressed including use of pointers, recursion and floating point types.

基于热敏灸疗法治疗过敏性鼻炎-哮喘综合征的研究思路分析

目的:科学化、规范化的设计热敏灸疗法治疗过敏性鼻炎-哮喘综合征的临床研究方案。方法:运用临床流行病学和循证医学的理念与方法,从样本估算、随机化、对照实施、盲法运用等方面阐述热敏灸疗法治疗CARAS的临床试验设计思路,并阐述详细热敏灸方案。结果:科学规范的设计热敏灸疗法治疗CARAS临床试验方案,提高临床研究结果可信性。结论:设计高质量、高水平的临床试验才能科学化、客观化、全面地评价热敏灸疗法的疗效。

基于数字孪生的PLC教学实训系统开发与应用

实训教学是智能制造类专业人才培养质量的重要步骤,而可编程逻辑控制器(Programmable Logic Controller,PLC)课程的传统教学实训的高投入和高损耗问题制约了实训设备的更新步伐,影响了人才培养质量。因此,开发基于NX MCD数字孪生技术的PLC教学实训系统,详细阐述了五子棋数字孪生系统的总体结构、模型的机电一体化概念设计(Mechatronics Concept Designer,MCD)设计、触摸屏人机界面(Human Machine Interface,HMI)设计、PLC程序设计流程和方法、系统软硬件测试全过程以及推广方案等,可以解决PLC课程中缺少实训控制对象的问题。

融合信息技术开展线上PLC课堂教学设计

为了阻断疫情向校园蔓延,各学校积极开展线上教学。技工院校学生的基础薄弱,学习的积极性和主动性也不够,加上本课程是一门实践性较强的课程。因此,线上教学开展存在很大的困难。文章以电动机正反转起动控制为例,就如何利用网络、各种软件APP完成教学活动展开设计,提出一些实践的方法与途径,从而提高线上教学过程中学生的参与度与互动性。同时flash模拟线下教学的实验场景,提高教学的有效性和教学效果。

可用于HEVC视频编码器的混合输入DCT变换器设计

针对帧间预测重构时,因编码树单元(CTU)尺寸增大和划分层次增加,完成全部变换块变换所需要的时钟周期显著增多的问题,提出一种既可以实现单一变换块的变换与反变换,又可以对尺寸为32 px×32 px、基于高效视频编码标准(HEVC)四叉树划分的混合块进行变换与反变换的硬件架构.采用多层次蝶形架构与混合矩阵乘法器对混合输入数据进行逐级分解并运算.实验结果显示,其数据流动与单一变换块一致.在Altera的Stratix III器件下综合工作频率为189.47 MHz;在Synopsys的SAED 90-nm器件库下用逻辑综合工具(DC)综合工作频率为140 MHz,逻辑门数为1.30×10^(5);混合块变换每个时钟始终可以处理32点数据.

基于机器学习的FPGA电子设计自动化技术研究综述

随着后摩尔时代的来临,现场可编程门阵列(FPGA)凭借其灵活的重复可编程特性、开发成本低的特点,现已被广泛应用于物联网(IoTs)、5G通信、航空航天以及武器装备等各个领域。作为FPGA设计开发过程中所必备的手段,FPGA电子设计自动化(EDA)技术的研究在各界得到了广泛的关注。尤其是在机器学习方法的推动下,FPGA EDA工具的运行效率和结果质量(QoR)得到了很大的提升。该文首先对FPGA EDA技术与机器学习技术的概念内涵进行了简要概述,随后综述了机器学习技术在FPGA EDA高层次综合(HLS)、逻辑综合、布局与布线等各个不同阶段应用的研究现状。最后,对基于机器学习的FPGA EDA技术的发展进行了展望。以期为本领域及相关领域的专家和学者提供参考,为后摩尔时代我国集成电路产业的发展提供技术支持。

一种基于FPGA加速的高性能数据解压方法

在数据库、深度学习、高效存储等数据读取性能敏感的应用场景中,数据解压性能对上层应用的服务质量有着重要影响.LZ4无损数据压缩算法具备高速解压特性,因此被广泛应用在高速解压场景中,但其运行需要消耗大量CPU资源.为减少LZ4数据解压开销,学界和业界提出了基于FPGA的LZ4数据解压加速方法.但现有方法大多采用逐字节顺序处理的计算模式,导致并行度和吞吐率存在较大不足.因此,设计实现高性能LZ4数据解压加速方法成为当前研究亟需解决的关键问题.以LZ4解压的高性能加速为目标,本文研究从多层次对LZ4解压进行并行加速设计,提出了一种基于FPGA加速的高性能LZ4数据解压方法.首先,本方法研究对LZ4序列解析过程进行并行化改进,设计实现了一个基于多字段并行解析方法的并行化序列解析器,将吞吐率从每周期单字节扩展到每周期多字节.此外,本方法对序列解析器中的高时延长度字段解析逻辑进行优化改进,设计了基于二分法的最大匹配长度快速解析方法,显著减小序列解析器的关键路径时延,使得改进后的设计时钟频率比改进前提高了约21%.其次,基于并行化序列解析器,本方法设计实现了一个高性能数据解压引擎.该引擎将序列解析与数据还原过程进行解耦设计,对解压输出数据通路进行扩展,解决了解压过程中输入输出吞吐率不匹配的问题.最后,为进一步提高吞吐率性能,本方法提出了可扩展多引擎数据解压加速器设计,并实现了一个基于CPU-FPGA架构的异构端到端数据解压加速系统原型.实验分析表明,本方法提出的数据解压引擎的每周期吞吐量是现有研究的4.1~6.8倍.该引擎实现了约1.7 GB/s的解压吞吐率,达到现有研究的2.6~6.6倍.系统原型的端到端测试和资源使用评估结果表明,本方法提出的数据解压加速系统在吞吐率和资源使用方面具备良好的可扩展性.在功耗效率方面,集成8引擎的解压加速系统原型的功效比是软件加速方法的1.6倍以上.

基于FPGA的核电厂保护系统V&V方法研究

核电厂保护系统的设计是功能验证和应用软件开发需求的源头,而基于现场可编程门阵列(FPGA)技术开发的保护系统应用则是对保护功能的分解实施和最终实现。针对验证和确认(V&V)全生命周期过程进行了研究,结合保护系统功能设计和基于FPGA技术的功能应用实施,建立了一套完整的V&V方法,明确了每个活动环节的主要任务,提出了面向核电厂保护系统FPGA应用的V&V方法和框架方案。结合目前工程承包项目实施模式,对V&V工作的实施策略给出了优化方向和改进建议。

基于S7-200 PLC的造纸污水管理系统设计

为实现针对造纸污水状态的实时管理,根据光电催化氧化工艺的一般流程提出了一套基于S7-200 PLC的造纸污水管理系统。该系统通过S7-200 PLC来处理传感器数据并通过扩展端口对上位机执行设备加以控制,进而实现对于造纸污水状态的实时调整。在完成上位机硬件设计和下位机软件程序设计工作的基础上,以液位控制功能为例对该系统的应用性能加以测试。经实验研究发现,所设计的造纸污水管理系统能够有效将缓冲池液位控制在合理区间,具有一定的应用价值。

基于FPGA的网络数据动态采集系统设计

为解决数据采集系统数据处理速度慢、数据采集量较小、空间拓展有限的问题,基于FPGA设计一款网络数据动态采集系统,利用Altera DDR3控制器IP核、USB3.0接口芯片控制以及ADC转换芯片AD9237构建系统硬件,并完成基础连接,将数据采集精度维持在12位,数据总线最高可变化成128位宽,经过直流和交流信号时,完成数据并行串联采集,采集效率高。经实验证明,该系统能保证数据动态采集的实时性和准确性,采集精度高,普适性强。

全电动线径自适应剥线器的研制

针对目前工业中应用的剥线器存在的工作效率低、占地面积大等问题,以公司车间批量剥除大量线缆的需求为背景,研制一款全线径自适应电动剥线器。完成剥线器工作各部分的机械结构建模,在此基础上完成自动电控部分的设计。剥线器工作部分重量小于1 kg,整体尺寸约为100 mm×100 mm×250 mm,可实现线径0.5~10 mm 2的导线外皮的剥除工作,剥线长度为5~40 mm,一个剥线过程所需时间小于2 s,适用于多种不同规格的导线,在实际应用中具有广阔的前景。

一种星载在轨神经网络的容错设计方法

为了满足高可靠星载在轨实时舰船目标检测的应用需求,该文针对基于神经网络的合成孔径雷达(SAR)舰船检测提出了一种容错加固设计方法。该方法以轻量级网络MobilenetV2为检测模型框架,对模型在现场可编程逻辑阵列(FPGA)的加速处理进行实现,基于空间单粒子翻转(SEU)对网络的错误模型进行分析,将并行化加速设计思想与高可靠三模冗余(TMR)思想进行融合,优化设计了基于动态重配置的部分三模容错架构。该容错架构通过多个粗粒度计算单元进行多图像同时处理,多单元表决进行单粒子翻转自检与恢复,经实际图像回放测试,FPGA实现的帧率能有效满足在轨实时处理需求。通过模拟单粒子翻转进行容错性能测试,相对原型网络该容错设计方法在资源消耗仅增加不到20%的情况下,抗单粒子翻转检测精度提升了8%以上,相较传统容错设计方式更适合星载在轨应用。

切换式涡流-电容双模式无损检测系统研发

“绝缘-导体”复合结构被广泛应用于工业各个领域,针对这类复合结构的检测需求,提出了一种切换式涡流-电容双模式无损检测技术,并研发了配套的检测系统。利用有限元仿真模型分析了双端激励双模式传感器的探测场特征,验证了双模式传感器对导体及绝缘体试样缺陷检测的可行性。针对两种模式下检出信号的特点设计了信号处理电路,主要包括正交锁相模块和信号放大与滤波模块,通过单片机输出信号控制多路复用结构实现了硬件电路切换。开发了检测系统软件,实现了控制信号和检测信号的传输与处理。以单片机主控电路为核心进行系统集成,形成了双模式检测系统,并进行了不同材料、不同结构的模拟缺陷试样扫描试验,试验结果表明,该系统具有良好的检测性能。