期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
0-1规划问题的闭环DNA算法
被引量:
5
1
作者
周康
覃磊
+1 位作者
同小军
许进
《系统工程与电子技术》
EI
CSCD
北大核心
2009年第4期947-951,共5页
提出了闭环DNA分子的结构灵活性的两个方面,即DNA分子链长的可控性和DNA分子之间的相互转化。针对非负整数系数的0-1规划问题,提出了闭环DNA算法。该算法首先对0-1变量按照0和1的取值、对应的各项系数和检测标记进行五组DNA编码并形成...
提出了闭环DNA分子的结构灵活性的两个方面,即DNA分子链长的可控性和DNA分子之间的相互转化。针对非负整数系数的0-1规划问题,提出了闭环DNA算法。该算法首先对0-1变量按照0和1的取值、对应的各项系数和检测标记进行五组DNA编码并形成所有可能解;再利用接入实验、电泳实验和删除实验筛选出可行解,进而得到所有最优解;最后通过检测实验输出实验结果。给出了算法的正确性的证明并讨论了算法复杂性,给出一个算例说明了算法的有效性。对算法进行了改进,改进后的算法适用于可以含有负数的实数系数0-1规划问题。
展开更多
关键词
闭环DNA计算模型
0
-1规划问题
接入实验
删除实验
下载PDF
职称材料
基于FPGA的高速同步HDLC通信控制器设计
被引量:
5
2
作者
陈晨
李志来
+1 位作者
徐伟
金光
《电子设计工程》
2010年第8期175-178,共4页
高级数据链路控制HDLC协议是一种面向比特的链路层协议,具有同步传输数据、冗余度低等特点,是在通信领域中应用最广泛的链路层协议之一。提出实现HDLC通信协议的主要模块——CRC校验模块及‘0’比特插入模块的FPGA实现方法。CRC校验模...
高级数据链路控制HDLC协议是一种面向比特的链路层协议,具有同步传输数据、冗余度低等特点,是在通信领域中应用最广泛的链路层协议之一。提出实现HDLC通信协议的主要模块——CRC校验模块及‘0’比特插入模块的FPGA实现方法。CRC校验模块采用状态机设计方法,而‘0’比特插入模块是利用FIFO实现,为HDLC通信控制器的设计提供新的思路。该方法已在Spartan3s400开发板上实现,并能正确传输。
展开更多
关键词
HDLC协议
CRC校验
'
0
’比特插入
FPGA
下载PDF
职称材料
由二元周期序列添加或删除一个比特所得序列的线性复杂度
3
作者
赵耀东
戚文峰
《信息工程大学学报》
2004年第2期1-3,42,共4页
文章研究了由二元周期序列添加或删除一个比特后所得序列线性复杂度的上界和下界。
关键词
流密码
线性复杂度
添加比特
删除比特
下载PDF
职称材料
题名
0-1规划问题的闭环DNA算法
被引量:
5
1
作者
周康
覃磊
同小军
许进
机构
武汉工业学院数理科学系
华中科技大学控制科学与工程系
出处
《系统工程与电子技术》
EI
CSCD
北大核心
2009年第4期947-951,共5页
基金
国家自然科学基金(60574041,60403002)
湖北省自然科学基金(2007ABA407)资助课题
文摘
提出了闭环DNA分子的结构灵活性的两个方面,即DNA分子链长的可控性和DNA分子之间的相互转化。针对非负整数系数的0-1规划问题,提出了闭环DNA算法。该算法首先对0-1变量按照0和1的取值、对应的各项系数和检测标记进行五组DNA编码并形成所有可能解;再利用接入实验、电泳实验和删除实验筛选出可行解,进而得到所有最优解;最后通过检测实验输出实验结果。给出了算法的正确性的证明并讨论了算法复杂性,给出一个算例说明了算法的有效性。对算法进行了改进,改进后的算法适用于可以含有负数的实数系数0-1规划问题。
关键词
闭环DNA计算模型
0
-1规划问题
接入实验
删除实验
Keywords
closed circle DNA computing model
0
-1 planning problem
insert
experiment
delete
experiment
分类号
TP301.6 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
基于FPGA的高速同步HDLC通信控制器设计
被引量:
5
2
作者
陈晨
李志来
徐伟
金光
机构
中国科学院长春光学精密机械与物理研究所
中国科学院研究生院
出处
《电子设计工程》
2010年第8期175-178,共4页
文摘
高级数据链路控制HDLC协议是一种面向比特的链路层协议,具有同步传输数据、冗余度低等特点,是在通信领域中应用最广泛的链路层协议之一。提出实现HDLC通信协议的主要模块——CRC校验模块及‘0’比特插入模块的FPGA实现方法。CRC校验模块采用状态机设计方法,而‘0’比特插入模块是利用FIFO实现,为HDLC通信控制器的设计提供新的思路。该方法已在Spartan3s400开发板上实现,并能正确传输。
关键词
HDLC协议
CRC校验
'
0
’比特插入
FPGA
Keywords
HDLC protocol
CRC verification
'0' bit insert and delete
FPGA
分类号
TP302 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
由二元周期序列添加或删除一个比特所得序列的线性复杂度
3
作者
赵耀东
戚文峰
机构
信息工程大学信息工程学院
出处
《信息工程大学学报》
2004年第2期1-3,42,共4页
基金
国家自然科学基金资助项目(60373092)
文摘
文章研究了由二元周期序列添加或删除一个比特后所得序列线性复杂度的上界和下界。
关键词
流密码
线性复杂度
添加比特
删除比特
Keywords
stream chiper
linear complexity
delete
bit
insert
bit
分类号
TN918 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
0-1规划问题的闭环DNA算法
周康
覃磊
同小军
许进
《系统工程与电子技术》
EI
CSCD
北大核心
2009
5
下载PDF
职称材料
2
基于FPGA的高速同步HDLC通信控制器设计
陈晨
李志来
徐伟
金光
《电子设计工程》
2010
5
下载PDF
职称材料
3
由二元周期序列添加或删除一个比特所得序列的线性复杂度
赵耀东
戚文峰
《信息工程大学学报》
2004
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部