静态时序分析在100M以太网卡控制芯片设计中的应用

本文介绍了用于数字集成电路设计验证的静态时序分析的基本原理 ,并以 10 0M以太网卡控制芯片设计为例 。