一种高吞吐率JPEG2000 9/7离散小波变换VLSI设计(英文)

为提高JPEG2000系统中离散小波变换的计算并行度,设计了一种高吞吐率二维9/7离散小波变换VLSI架构.其行变换核采用翻转结构,并根据行列变换核输入数据流的差异,在行变换核基础上增加输入选择器和数据缓存模块得到列变换核.对行列变换的归一化过程进行融合以节省乘法器,并论证了其合理性.通过多路选择器重排4个行变换核的输出,使每个列变换核处理的数据量减半,实现四路输入、四路输出.对一幅N×N的灰度图像进行一层9/7小波变换,计算时间为0.25N2+1.5N个周期,关键路径延迟为1个乘法器延迟,且只需5N存储空间.FPGA后仿真结果表明,时钟频率可达136 MHz,吞吐率达到544M sample/s,可以满足高速率应用的要求.

一种低存储需求的二维DWT VLSI结构设计方法

为了减少基于提升的二维离散小波变换(DWT)VLSI结构设计中的片内存储需求,采用了一种新颖的调度方法,通过读取少量数据进行行滤波操作,并实现和列滤波的并行处理,有效地减少了片内存储容量。此外,行滤波和列滤波变换内部结构采用流水线设计方法,加快了运算速度,提高了硬件资源利用率,减小了电路的规模,并且这种基于提升的9/7离散小波变换二维结构很方便兼容5/3滤波器。经过Verilog HDL仿真验证,结果表明,在50MHz系统时钟下,采用9/7滤波器经3级分解,每秒钟可处理21帧大小为1280×1024×8bit的灰白图像。

图像压缩建议标准中的变换

研究了一种新的可用于无损图像压缩的小波变换,该变换是空间数据系统咨询委员会(CCSDS)图像压缩建议标准中采用的一种近似"9/7"整数离散小波变换。全文以典型的Cameraman图像为例,示出了各级变换后的图像,最后给出了去相关性和变换后各层子图像能量分布的理论公式,把文中研究的变换与JPEG2000中无损图像压缩的缺省滤波器"5/3"整数小波从这两个角度做比较,给出比较结果,得出了近似"9/7"整数离散小波是一种性能较好的变换方式的结论。