基于UVM的AMBA总线接口通用验证平台

根据摩尔定律的发展规律,集成电路的规模越来越大,单颗芯片可集成的电路越来越复杂.在一个SoC芯片的研发周期中,前仿验证工作随着芯片功能复杂程度验证难度增加,导致前仿验证时间不可控,如何在有限时间内可靠的、高效地完成复杂芯片验证工作是目前面对的问题.针对这一问题,本文定制一个基于UVM方法学的AMBA总线接口通用验证平台,该平台结构具有可扩展性、验证激励具有随机性、验证结果具有可靠性,能够支持AMBA-APB、AMBA-AHB、AMBA-AXI接口类型的待测模块的验证工作.针对目标可以快速地搭建验证平台,减少前仿验证的准备工作,UVM平台能够产生带约束随机数据,验证结果汇成覆盖率报告,能够保障验证工作的高效以及完备性.

MPEG-2解码芯片的AMBA总线和DMA控制器设计

MPEG-2是目前应用最广泛的数字音视频编码的国际标准,采用Top-Down的方法,完成了MPEG-2解码系统芯片中的AMBA(Advanced Microcontroller Bus Architecture)总线和DMA(Direct Memory Access)控制器的RTL级代码设计,并搭建测试平台进行功能仿真,最后通过了FPGA的验证。测试结果表明该设计能够在150MHz频率下工作,满足数字电视标清和高清的标准要求。

采用AMBA总线的SoC中UART的设计与实现

在“双向有线DTV信道传输SoC芯片”中,采用了AMBA总线作为片上总线,为了与外部设备进行串行通讯,必须设计采用AMBA总线接口的UART。介绍了UART的功能结构与实现方法。采用Top-Down的设计方法进行模块化设计,使用Verilog语言进行描述,最终用FPGA验证通过并投入使用。

基于AMBA的IP核设计

集成电路技术发展迅速,使得可复用的知识产权(IP)核设计受到业界的广泛重视。本文在深入研究高级微控制器总线架构(AMBA)功能特点的基础上,设计了一种功能相对齐全的IP核,对其划分功能模块并完成其结构设计,理清了IP核内部各模块之间的关系,并采用自顶向下的设计方法搭建出IP核的内部架构。利用Verilog语言对IP核接口模块、寄存器模块、波特率模块、发送模块、接收模块以及中断模块等进行了详细设计。仿真验证表明,设计的IP核支持高级外围总线(APB)总线协议,IP核的功能覆盖率达到100%,其最高工作频率达到200 MHz,资源占用率小于15%。可复用的IP核能够支持多种数据格式、多种时序传输方式以及主机/从机操作模式,减少了硬件电路的资源消耗,具有更强的适用性。

多端口存储器控制器IP核的设计与实现

提出了一种通用的多端口存储器控制器的设计与实现方案,该方案采用AMBA(advanced microcon-troller bus architecture)总线,最多可支持6个AHB(advanced high-performance bus)主设备同时访问存储器;支持包括SRAM、ROM、NOR-FLASH、SDR-SDRAM、DDR-SDRAM在内的多种存储器;内部设计实现的仲裁器采用固定优先级和TimeOut机制相结合的仲裁策略.基于SMIC 0.13μm CMOS工艺库,芯片面积约为230653μm2,系统时钟为130 MHz.FPGA验证结果表明:该方案实现的存储器控制器能够充分利用存储器的带宽,提高系统的性能.

AHB-to-APB总线桥的设计与应用

介绍AMBA总线系统中的AHB传输协议和APB传输协议,将基于简单算法、PrimeCell算法和倍频时钟算法分别实现AHB-to-APB总线桥的RTL级硬件建模。对3种算法的仿真结果和FPGA验证结果进行了比较,并给出了3种算法的应用实例。

AHB-to-APB总线桥的硬件设计

首先介绍了AMBA的总线协议AMBA2.0,重点阐述了AHB和APB传输协议的基本概念。然后简单介绍了AHB-to-APB总线桥的PrimeCell算法,经过分析比较AHB-to-APB总线桥的倍频算法,对其进行建模,并设计给出其硬件电路。本设计的硬件用Verilog语言编写,通过ModelSim进行RTL级仿真,并通过Xilinx进行综合和FPGA验证。最后的实验结果表明本设计的总线桥性能较之PrimeCell算法有较大提高。