基于ARM＋FPGA的大屏幕显示器控制系统设计

目前各种LED显示器常采用8位/16位的微处理器,由于其运行速度、寻址能力和功耗等问题,已难满足显示区域较大、显示内容切换频繁的相对较复杂的应用场合。采用32位ARM嵌入式微处理器S3C4510B和32位FPGA扫描驱动电路芯片PolarPro QL1P300,选用IS61C1024静态RAM作为缓存器,组成由多块大屏幕LED显示器构成了新的显示系统。该系统在不增加成本的情况下,可支持更大可视区域的稳定显示,存储更多显示内容。

基于ARM+FPGA的图像采集与存储系统设计

针对传统图像在采集传输速度慢,图像处理功耗高的问题,文中提出一种基于ARM+FPGA的图像采集与存储系统,将采集的图像数据输入到FPGA中,利用FPGA并行数据处理方式,提高其传输速度,再利用AXI总线与ARM进行数据间的高速交互,ARM对数据进行处理,FPGA进行加速。对数据的采集与处理分布进行,有效提升转换速率,降低系统功耗,最后将图像存储到SD卡中,验证了ARM+FPGA平台在图像采集、处理与存储的有效性和准确性。

基于FPGA+ARM的异构列车数据交互系统

本文设计并实现了基于FPGA的主机与ARM端的数据通信接口。其中,FPGA实现了与主机交互的PCIe接口功能以及与ARM交互的FMC接口功能。本文完成了PCIe接口和FMC接口传输性能测试,同时也进行了主机与ARM的数据回环测试。测试结果表明,本文设计满足了整体的系统设计指标要求,其中PCIe1.0接口速率可达820 MB/s。

基于ARM+FPGA实现多种类型接口数据传输的设计方法

【目的】天线实时角度测量设备与天线的控制单元、环形器、信号处理、模拟器等多个外部设备之间存在多种类型的数据传输接口,为满足这些接口在互不干扰的情况下,并行完成高速、准确、无延时的数据传输。【方法】硬件电路采用ARM+FPGA架构,以总线方式将ARM与FPGA通过地址线、数据线、读/写允许、片选、中断信号等管脚接口逻辑连接。由ARM处理器实现主控制程序,通过Keil软件开发,C语言设计。FPGA使用QuartusⅡ开发环境,VHDL语言设计,采用状态机和FIFO技术实现时序、数据、信号输出的设计。【结果】该方法不仅满足了多种类型数据接口并行传输的高速率、实时性要求,而且具有可扩展性。【结论】该方法已经在测控产品中应用,效果显著。

基于FPGA+ARM的位置双反馈数据采集装置设计

为实现精密运动平台定位的双回路控制,解决位置双反馈采样不同步的问题,基于FPGA设计了软硬件解码模块和上位机,实现对电机编码器多摩川协议和平台光栅尺BISS协议同步读取,并通过FMC总线将数据传输至ARM,数据统一单位后再由上位机显示平台位移。实验表明:该采集装置能够快速准确地同步采集数据,能在上位机实时显示位移,具有良好的可移植性和拓展性。

基于FPGA+ARM的太赫兹成像最小控制系统设计

为实现太赫兹焦平面实时成像及小型电子学相机前期研制,设计了一种基于FPGA和ARM异构架构的太赫兹成像最小控制系统。系统采用赛灵思推出的xc7z020clg400-2芯片作为控制核心,使用基于AlGaN/GaN高电子迁移率晶体管(High-Electron-Mobility Transistor,HEMT)的340 GHz频段的32×32太赫兹探测器阵列,实现了ROIC读出电路时序控制、高速ADS8422控制、数据乒乓缓冲写入DDR并发送至上位机,最终进行软硬件联调。实验结果表明,控制系统能够实现太赫兹全像元、单像元、行和列扫描实时成像,帧频达到47.3 Hz,有效数据传输速率稳定在0.775 Mbit/s,而且FPGA和ARM异构可缩短开发周期、节省资源,使系统灵活性和集成度更高。

基于Linux+ARM和FPGA的高速数据采集存储系统设计及实现

为了满足大量数据对于数据采集与存储系统的各项性能如采样频率、存储容量、数据处理和读写速度等提出的更高要求,设计了一套通用的高速数据采集与存储系统。以移植了Linux的ARM为控制核心,以FPGA作为数据获取接口,以TF卡作为存储介质,以USB作为数据输出接口,以以太网作为与上位机的通信接口,完成对大量数字信号的数据采集、存储、显示和传输功能,该系统已应用在多型管道智能内检测机器人上。

基于FPGA和ARM的中子能谱测量系统设计

针对多球中子谱仪不便于携带、测量时间长、操作过程复杂等问题,设计了基于FPGA和ARM的单球中子谱仪。将6Li玻璃闪烁体和硅光电倍增管(SiPM)耦合制成热中子探测器,采用互阻放大电路对信号进行转换,经过放大、整形、采集和处理,得到各探测器计数值,用于计算中子能谱。实验结果表明:探测单元设计合理,能够有效实现中子信号向电压信号的转换,输出信号脉冲幅度为-2.80 V,脉冲宽度为325 ns;电子学系统软硬件稳定可靠,采集计数的漏计数率低于1%。

基于ARM+FPGA的永磁无刷直流电机控制智能方法

永磁无刷直流电机具有效率高、易维护等特点,目前广泛应用于电动汽车、航空、船舶等行业。由于该种电机存在着转矩波动大等不足,为提升其控制性能,从控制平台改进与控制算法优化两个方向开展研究。首先,研究并设计了基于ARM+FPGA的电机控制硬件平台,使用AXI高速数据交互协议,解决了传统电机控制平台中延时较大、算法能力有限的问题;然后,使用基于径向基神经网络的磁场定向控制智能算法实现了对电机的精确控制;最后,通过仿真和实验与磁场定向控制方案进行了对比,结果表明:采用基于ARM+FPGA的永磁无刷直流电机控制智能方法,其调节时间平均缩短了3.22 ms,超调量平均降低了4.35%,提高了BLDC控制精度和运行性能。

基于ARM+FPGA架构的安全数字量输入输出信号系统设计

采用ARM+FPGA架构方案,构建安全数字量输入/输出系统的设计,能够高效、实时、准确地处理安全输入/输出信号,其设计思想是对输入信号进行安全编码,且生成唯一预期的编码,并对其进行故障检测;对输出信号进行安全编码码序的匹配输出,并回读状态反馈信号,判断是否异常;通过安全性和故障防御分析,该设计在铁路产品的应用中通过采用56位编码的码序,危险失效率均能满足安全认证标准中安全完整性等级四级SIL4的要求。

基于ARM和FPGA的双路远程视频监控系统设计

针对当前市场上对双路视频监控系统的需求,设计并实现了一种基于FPGA和ARM11的双路远程视频监控系统。该系统通过两个SAA7111A芯片接收解码两路CVBS信号,并在FPGA的控制下将两路信号合成一路传输给ARM11模块。ARM11模块将接收到的视频流打包压缩后发送到IP网上,客户端通过网络连接获取两路监控画面。经过测试表明,该系统性能稳定,能够实现双路视频信号的稳定播放,符合视频产品的设计要求。

基于ARM和FPGA的LED显示屏控制系统的设计

根据LED显示模块的结构特点,结合CPLD技术实现LED屏的动态扫描显示,设计了基于ARM和FPGA的LED显示屏控制系统;该系统以ARM芯片S3C2440为控制核心,在可编程逻辑器件EP1C6辅助下,完成了数据存储与更新、显示画面的刷新、动画处理、循环显示;并通过以太网实现与上位机的通信;该系统支持256灰度级全彩LED屏的文字、图片和动画的显示,同时可以存储丰富的显示内容,能进行远程传输数据。

基于ARM和FPGA的机器人运动控制器的实现

介绍了一种基于ARM(Advanced RISC Microprocessor)和FPGA(Field Programmable Gate Array)的嵌入式机器人运动控制器的可重构设计方法,给出了控制器的结构设计、功能设计和硬件设计,提出了由ARM微控制器通过JTAG配置FPGA的方法,以及介绍了嵌入式操作系统μC/OS-Ⅱ在控制器中的应用;充分利用ARM微处理器高速运算能力和FPGA的快速配置能力,大大减少了系统的外围接口器件,有效地降低了成本,提高了系统的集成度和灵活性,便于用户实现较为复杂的算法;实验表明,控制器性能可靠,能同时满足多轴电机运动控制的需要。

基于ARM和FPGA的三维精密定位控制系统

针对基于步进电机驱动三维定位机械载物工作台的定位精度、定位速度问题,该设计在低成本的步进电机驱动的机械载物工作台的基础上,建立以光栅尺为测量反馈元件的全闭环系统,解决了ARM和FPGA的响应速度瓶颈问题,并通过时间细分克服了采用步进电机进行微步驱动时易出现的"爬行"和步距角过大的现象,实现了大行程、高速度、高精度(±1μm)的三维定位,并将其应用到三坐标测量机上。该系统硬件结构简单、可靠性强;并且可以灵活的实现定制应用。

基于FPGA与ARM的高压断路器在线监测系统

针对高压断路器实时在线监测的要求,提出了一种基于FPGA和ARM的数据采集、处理及通信的实现方案:利用FPGA的时序控制能力实现多路信号的同步采样,利用ARM的网络通信能力实现监测数据的以太网传输。该系统采用ARM+FPGA+工控机的体系结构,而以太网通信方式提升了数据的传输速度和装置的互操作性。调试实验证明,该系统能够完成对各项电气、机械参数的实时监测,稳定性和准确性符合要求。

基于ARM+FPGA的微陀螺仪数据采集处理系统设计

针对ADXRS610微陀螺仪,研究设计了基于ARM+FPGA的实时数据采集的嵌入式平台。主要介绍了采集系统的硬件组成与工作原理,对姿态结算的基本原理进行了分析,通过构建FPGA内部逻辑控制,解决了ARM与FPGA之间高速数据传递速度不匹配的问题,并通过实验对采集到的姿态数据进行了误差统计分析,结果表明数据可靠。

ARM+FPGA的实时数据采集系统设计

研究设计了基于ARM+FPGA的实时数据采集的嵌入式平台,采用FPGA完成高速数据采集,通过ARM对FPGA进行管理控制。解决了测量仪器中高速数据采集与处理速度不匹配的问题以及Linux系统下中断的产生。通过ARM的高级外围总线实现了ARM与FPGA在测量仪器上的接口以及Linux系统下FPGA设备的驱动程序开发。

基于ARM和FPGA的1553B总线设备检测系统的设计

1553B总线在军事领域应用非常广泛,目前针对1553B总线设备的检测系统并不能完全满足实际应用需求。为使计算机与1553B总线设备的数据通信更加方便,提高总线设备检测效率,基于ARM和FPGA设计了一种1553B总线设备检测系统。首先给出了系统的总体设计框架,详细介绍了硬件设计和软件设计方法。设计时采用了模块化的方法,对ARM模块、FPGA模块及接口连接部分进行分别设计。ARM模块实现了USB和以太网双接口。用FPGA设计1553B协议IP核采用自顶向下的方法。同时,也对外围电路和电源模块进行了优化设计。完成设计后进行了仿真验证,结果表明设计实现了接收与发送功能,符合设计要求。最后,在电路板上进行了实际调试,测试取得了良好的效果,能够满足实际应用要求。

ARM+FPGA控制的LED脱机屏系统设计

采用基于ARM核的新一代32位嵌入式RISC微处理器S3C2410和FPGA组成控制中心,与上位机通过以太网进行通信。该系统可支持256灰度级全彩LED屏的文字、图片和动画显示,同时可以根据需要存储更多的显示内容,并能较快地传输图片数据。ARM控制数据的下载、存储和发送,FPGA实现数据的接受、缓存和扫描显示。ARM和FPGA之间数据通信采用了ARM内置的LCD接口,实现了数据的并行传输,使传输速率达到客观的效果,且最大可显示1024×1024分辨率大小的图片。目前系统可显示256×256分辨率大小的图像,为了提高系统灵活性,提高应用性,在FPGA部分图片被分成了128×64大小的8个图像小块,可通过外部跳针选择,整个系统具有较强稳定性和通用性。

基于ARM9和FPGA的嵌入式数字示波器

提出一种基于ARM9和FPGA的嵌入式数字示波器的设计方法。硬件上采用ARM9+FPGA的结构,利用S3C2410A微控制器(ARM920T内核)的高速处理能力,以及FPGA在读写控制逻辑、高速数据交换方面的优势,实现4通道数据同步。软件上采用μC/OS-II实现多任务运行及实时处理。整机测试表明:该嵌入式数字示波器支持4通道输入,采样频率范围2kHz^20MHz,输入电压范围0^+4V,频率、脉宽和幅值精度±0.5%,具有良好的人机交互界面。可作为一个通用模块,嵌入智能仪器。