基于ARM-FPGA的NURBS插补嵌入式平台研究

针对非均匀有理B样条(Non-Uniform Rational B-Spline,NURBS)曲线高速高精加工过程中计算负载高的问题,提出基于ARM-FPGA嵌入式技术的NURBS曲线插补硬件平台,对硬件平台结构进行了设计,利用读写下降沿同步信号解决ARM与FPGA跨时钟域总线传输问题,自主开发了ARM-FPGA嵌入式硬件平台。该平台结构具有小型化、智能化特点,在硬件平台上经实际测试表明,ARM与FPGA之间数据传输稳定可靠,能有效降低单一处理器的计算负载。

基于ARM-FPGA的PLC源程序编译系统的设计

在研究PLC程序编译执行过程和新指令特点的基础上,基于ARM-FPGA的PLC主机结构,提出一种新型PLC指令的编译方法。静态编译将指令的操作数转换为PLC软元件的直接地址,建立转移类指令的转移地址链表,编译成为新的PLC程序代码序列;动态编译在PLC程序执行过程中将新程序指令中操作数的直接地址转换为立即数,由FPGA模块执行。通过对PLC用户源程序的编译与执行,表明该方法能够充分应用FPGA高速并行处理的功能,提高了PLC程序执行的速度。

基于ARM-FPGA的PLC通讯与编译的设计

为了提高PLC(可编程控制器)的通讯稳定性及指令执行速度,采用一种以ARM为控制模块FPGA为并行处理模块的PLC主机结构.一方面,ARM控制模块通过CAN总线与手持编程器及人机界面通讯,组成控制局域网,实现点对点通讯,提高信息传输的稳定性与有效性;另一方面,针对新型指令系统按照FPGA并行运算的特点设计PLC源程序的编译方法,提出两次编译,静态编译与动态编译,用链表数据结构组织PLC指令将它们重新编译成适合FPGA并行运算的新用户指令序列,并通过ARM与FPGA之间的信息交换接口按照通信规范发送给FPGA处理.通过测试,验证了该方法的有效性.

矿用无线Mesh自组网基站设计

针对矿难事故发生后井下通信系统瘫痪、井下救援人员无法与前方指挥部及时沟通和进行音视频信息交互的问题,设计了一种矿用无线Mesh自组网基站。该基站采用无线Mesh自组网通信技术,以FPGA+ARM为控制芯片、AD9361为射频芯片,采用ARM处理系统模块、可编程逻辑模块、射频模块、AXI总线模块搭建硬件平台,最后对电源模块进行本质安全设计。测试结果表明,该基站满足井下的应急通信要求。

基于ARM+FPGA的图像采集与存储系统设计

针对传统图像在采集传输速度慢,图像处理功耗高的问题,文中提出一种基于ARM+FPGA的图像采集与存储系统,将采集的图像数据输入到FPGA中,利用FPGA并行数据处理方式,提高其传输速度,再利用AXI总线与ARM进行数据间的高速交互,ARM对数据进行处理,FPGA进行加速。对数据的采集与处理分布进行,有效提升转换速率,降低系统功耗,最后将图像存储到SD卡中,验证了ARM+FPGA平台在图像采集、处理与存储的有效性和准确性。

基于FPGA+ARM的异构列车数据交互系统

本文设计并实现了基于FPGA的主机与ARM端的数据通信接口。其中,FPGA实现了与主机交互的PCIe接口功能以及与ARM交互的FMC接口功能。本文完成了PCIe接口和FMC接口传输性能测试,同时也进行了主机与ARM的数据回环测试。测试结果表明,本文设计满足了整体的系统设计指标要求,其中PCIe1.0接口速率可达820 MB/s。

输电线宽频电压传感与电压测量边缘节点设计

在宽频电压测量中,暂态过电压成分严重影响线路电能质量及电力系统安全。传统的测量方法常应用单个微处理器处理数据,较难实现对多路高速数据采集的实时性与同步性,不能实现对于暂态过电压信号的采集,无法满足宽频电压测量要求的问题。本文设计的电压测量系统,利用FPGA运算速度快、内部延时低、硬件并行处理的优势以及ARM通信接口丰富,外设资源多、控制能力强的优点,实现宽频电压信号的高速调理采集、处理与传输。而在数据输入层引入边缘节点,进行数据预筛选,解决数据处理中云端的压力较大,且难以实现实时数据评估的问题,从而提高数据传达的效率。

面向光芯片测试的ATE数据存储传输系统的设计

光芯片是在光纤系统中实现光电信号转换的重要器件,因此在生产制造完成后需要经过大量测试。集成电路自动测试设备(auto test equipment,ATE)是现今芯片测试中所使用的主要设备,在对光芯片测试时有自动化程度高、精度高、测试范围广、速度快等优势。由于ATE设备每次测试时需要传输大量数据,而太长的测试时间会提高测试成本,因此ATE系统对数据的交换速度要求很高。为了提高光芯片测试过程中数据传输和存储的效率,设计了一套基于嵌入式系统芯片和FPGA的高速数据存储传输系统,通过使用增强型直接存储器访问模块驱动GPMC接口以提高传输带宽,在FPGA上优化了数据的传输方式以提高DDR3 SDRAM的接口利用率。经过上板测试,单通道下读写带宽分别达到413.3 Mbit/s和984.6 Mbit/s,实现了数据在系统中高速传输与稳定存储。

基于ZYNQ的相机曝光时间快速优化算法

在高速相机采集图像的过程中,自动曝光控制的精度与速度会对相机成像质量产生重大影响。该文深入研究了图像熵与曝光时间的数学关系,应用ZYNQ平台实现了一种曝光时间快速优化算法。介绍了关键模块时序仿真实验结果和成像实验效果。实验结果表明,该方法在顺光、逆光和侧光条件下均可在11帧内收敛至合适的曝光时间。满足检测设备对实时性和环境适应性的要求。

一种高压开关选相控制器设计

变电站通过选相器控制高压开关进行分、合闸以解决投切空载线路、电容器组或电抗器等设备时易产生过电压及涌流的问题,但是由于高压开关结构复杂,其机械特性易受外部环境影响,动作时间稳定性较差,选相控制精度较低;为解决该问题,研制了一种基于ARM+FPGA双核架构的选相控制器,通过ARM芯片进行选相命令延迟时间计算、人机交互等工作,FPGA芯片主要进行数据采集、逻辑控制等工作,同时装置能够接入多种外部传感器对开关动作时间进行预测修正,进而保证选相控制精度;搭建试验平台对选相控制器装置自身性能进行了验证,试验结果表明选相控制器自身偏差小于0.08 ms,基于该装置构建的550 kV高压开关选相控制系统最大偏差小于1 ms,能够控制开关在预设相位完成动作,产品性能可以满足工程需求。

基于ARM+FPGA实现多种类型接口数据传输的设计方法

【目的】天线实时角度测量设备与天线的控制单元、环形器、信号处理、模拟器等多个外部设备之间存在多种类型的数据传输接口,为满足这些接口在互不干扰的情况下,并行完成高速、准确、无延时的数据传输。【方法】硬件电路采用ARM+FPGA架构,以总线方式将ARM与FPGA通过地址线、数据线、读/写允许、片选、中断信号等管脚接口逻辑连接。由ARM处理器实现主控制程序,通过Keil软件开发,C语言设计。FPGA使用QuartusⅡ开发环境,VHDL语言设计,采用状态机和FIFO技术实现时序、数据、信号输出的设计。【结果】该方法不仅满足了多种类型数据接口并行传输的高速率、实时性要求,而且具有可扩展性。【结论】该方法已经在测控产品中应用,效果显著。

基于FPGA+ARM的中子临界报警仪研制

为适应反应堆、核电厂、乏燃料后处理厂以及核材料储运等场所对临界事故的监测需求,设计了基于FPGA+ARM的新型中子临界报警仪。该中子临界报警仪主要由探测装置、处理显示单元和声光报警监控平台组成。性能测试表明,该中子临界报警仪可对1mSv·h^(-1)的当量剂量率辐射水平,最短持续时间1ms的快辐射事件做出有效报警响应,报警响应时间小于10ms。该中子临界报警仪满足设计要求,可用于存在核临界事故风险的场所中对临界事故的监测及报警。

基于ZYNQ的通用智能超表面控制系统设计

现有的智能超表面电控系统,在量化精度、通道切换速率、超大阵列适配、标准产品化等方面无法满足其快速发展的需求。设计并实现了一种基于ZYNQ的通用超表面控制系统,该系统由四套128通道高精度可编程电压输出控制器级联而成,单个控制器使用ZYNQ的逻辑部分对8片DAC同时控制,提高切换速率,可实现128通道电压独立输出,所有通道均支持输出电压0~20 V连续可调、输出精度0.05 V、响应速率小于1.5 ms,通过将四套控制器级联实现512路电压输出,根据预设定的电压编码实现智能超表面动态控制。实验结果表明:本控制系统输出电压满足设计指标,具有输出精度高、响应速度快,通道数多,使用灵活方便等优点,满足智能超表面控制的需求。

基于机器视觉的机械臂分拣系统设计

传统分拣行业依靠人工分拣,存在生产率低和易出错的问题。本文提出了一种基于机器视觉的机械臂分拣系统,可以识别物品的形状、颜色等信息,进行自主分拣。本系统由机器视觉和FPGA控制系统两部分组成,通过对OpenMV摄像头编程,实现物体的形状和颜色的识别和信息提取,通过FPGA电路设计,运用硬件描述语言编程,实现对机械臂的控制,最终实现了自主分拣功能。经过仿真验证以及搭建实验平台进行实物测试,系统功能正常,机械臂分拣迅速准确,验证了该系统的可行性。

一种基于PYNQ的神经网络加速系统

针对传统卷积神经网络计算复杂度高,耗时较长,难以应用到嵌入式移动端的问题,提出了一种以ZYNQ芯片作为主控的FPAG联合ARM实现的的神经网络加速系统。该系统的PL部分采用纯RTL开发,对卷积层的输入层和输出层进行了全并行化,对卷积窗口进行完全的展开,在一个时钟周期内可以同时完成81次乘法运算,同时对池化层和全连接层采用流水线的优化方式。相比常用的使用高层次综合工具进行优化的方法,该系统使用RTL语言从零开始设计卷积神经网络各个模块,进行了细粒度的优化,避免了冗余逻辑资源的产生,充分利用了片上资源。针对MINIST手写数字识别的网络模型,该系统的DSP利用率达到了95%,在100 MHz时钟频率下,硬件单帧图像处理时间仅为0.81 ms,功耗仅为1.601 W。

基于Arm Cortex-M0的视频处理系统

设计一种基于Arm Cortex-M0的视频处理系统,旨在满足视频处理在各个应用领域的需求。系统基于EG4S20现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)开发板进行开发,搭建基于Arm Cortex-M0的系统级芯片(System on Chip,SoC)架构,实现了多种图像信号处理(Image Signal Processing,ISP)算法。系统通过安全数字(Secure Digital,SD)存储卡读取原始视频数据,经过ISP硬件加速处理,通过高清多媒体接口(High Definition Multimedia Interface,HDMI)实时显示处理后的图像。系统集成了键盘、数码管和蜂鸣器模块,实现了智能化的视频处理和控制,极大地提高了处理效率和效果。

LED显示串行总线数据分发芯片的设计

本文设计了一款专门应用于视频数据分发的分发芯片,由接收模块、存储截取模块、输出模块和时钟模块4部分组成。接收模块接收来自串行总线的串行数据,因为LED显示屏的LED灯珠由24位的RGB数据驱动,所以先将其转化为24位的RGB数据。存储截取模块将1~N个RGB数据循环存储到RAM中,并对其进行开关检测。当与开关一致时,读取这一循环的RAM中的N个数据并将其发送到输出模块,不一致时循环次数加一。输出模块将RGB转化为串行数据后发送到LED显示屏。最终设计报告表明,分发芯片的功耗为3.662e-05 mW,面积为3.702 mm2,而FPGA的Spartan-6芯片的最低功耗为45 mW,面积为64 mm2。该芯片不仅能快速地分发视频数据,还具有功耗低、面积小等优点。

兼容音频播放的多通道有源噪声控制系统设计

多通道局部有源噪声控制系统由于输入传感器和输出扬声器的通道数多,且要求能自适应外部环境变化,因而存在系统实现复杂度大等问题。此外,用户在使用如有源头靠等有源噪声控制系统以降低低频噪声时,往往希望利用系统播放次级声源的扬声器同时播放音频,这增加了系统设计和实现的复杂度。文中结合ARM、FPGA以及DSP处理器各自的优缺点,设计了一种兼容音频播放功能的多通道自适应有源噪声控制系统。该系统能够在对采样点进行多通道自适应有源噪声控制的同时,利用播放次级声源的扬声器实现音频播放,并采用回声抵消技术降低音频播放对噪声控制造成的影响。

基于FPGA+ARM的位置双反馈数据采集装置设计

为实现精密运动平台定位的双回路控制,解决位置双反馈采样不同步的问题,基于FPGA设计了软硬件解码模块和上位机,实现对电机编码器多摩川协议和平台光栅尺BISS协议同步读取,并通过FMC总线将数据传输至ARM,数据统一单位后再由上位机显示平台位移。实验表明:该采集装置能够快速准确地同步采集数据,能在上位机实时显示位移,具有良好的可移植性和拓展性。

基于ARM+FPGA的永磁无刷直流电机控制智能方法

永磁无刷直流电机具有效率高、易维护等特点,目前广泛应用于电动汽车、航空、船舶等行业。由于该种电机存在着转矩波动大等不足,为提升其控制性能,从控制平台改进与控制算法优化两个方向开展研究。首先,研究并设计了基于ARM+FPGA的电机控制硬件平台,使用AXI高速数据交互协议,解决了传统电机控制平台中延时较大、算法能力有限的问题;然后,使用基于径向基神经网络的磁场定向控制智能算法实现了对电机的精确控制;最后,通过仿真和实验与磁场定向控制方案进行了对比,结果表明:采用基于ARM+FPGA的永磁无刷直流电机控制智能方法,其调节时间平均缩短了3.22 ms,超调量平均降低了4.35%,提高了BLDC控制精度和运行性能。