期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
Integration and verification case of IP-core based system on chip design 被引量:3
1
作者 胡越黎 周谌 《Journal of Shanghai University(English Edition)》 CAS 2010年第5期349-353,共5页
In this paper, the design and verification process of an automobile-engine-fan control system on chip (SoC) are introduced. The SoC system, SHU-MV08, reuses four new intellectual property (IP) cores and the design... In this paper, the design and verification process of an automobile-engine-fan control system on chip (SoC) are introduced. The SoC system, SHU-MV08, reuses four new intellectual property (IP) cores and the design flow is accomplished with 0.35 btm chartered CMOS technology. Some special functions of IP cores, the detailed integration scheme of four IP cores, and the verification method of the entire SoC are presented. To settle the verification problems brought by analog IP cores, NanoSim based chip-level mixed-signal verification method is introduced. The verification time is greatly reduced and the first tape-out achieves success which proves the validity of our design. 展开更多
关键词 system on chip (SoC) intellectual property ip)-core integration VERIFICATION pulse width modulation (PWM)- analog digital converter (ADC) linkage running
下载PDF
一种16.9mW 10 bit 50 Msample/s流水线ADC IP核设计 被引量:1
2
作者 陈珍海 袁俊 +1 位作者 郭良权 于宗光 《电子器件》 CAS 2008年第4期1205-1209,共5页
设计了一个10位50Msample/s流水线ADCIP核。采用SMIC0.25μm1P5M数字CMOS工艺,通过使用运算放大器共享技术、电容逐级缩减技术和对单元电路的优化,使得整个IP核面积仅为0.24mm2。仿真结果表明,在50MHz采样率、输入信号为2.04MHz正弦信... 设计了一个10位50Msample/s流水线ADCIP核。采用SMIC0.25μm1P5M数字CMOS工艺,通过使用运算放大器共享技术、电容逐级缩减技术和对单元电路的优化,使得整个IP核面积仅为0.24mm2。仿真结果表明,在50MHz采样率、输入信号为2.04MHz正弦信号情况下,该ADC模块具有8.9bit的有效分辨率,最大微分非线性为0.65LSB,最大积分非线性为1.25LSB,而整个模块的功耗仅为16.9mW。 展开更多
关键词 流水线ADC 低功耗 模拟ip 运算放大器共享技术
下载PDF
基于Avalon总线TLC5628自定义IP核的开发 被引量:2
3
作者 史雪峰 傅华明 阿日贡巴彦尔 《现代电子技术》 2008年第4期84-86,共3页
简要介绍SoPC及Avalon总线,详细阐述基于Avalon总线TLC5628自定义IP核的开发流程。在软硬件设计通过测试后利用SoPC Builder提供的"元件编辑器"进行TLC5628自定义IP核的封装和发布。TLC5628自定义IP核的开发及发布对其他用户... 简要介绍SoPC及Avalon总线,详细阐述基于Avalon总线TLC5628自定义IP核的开发流程。在软硬件设计通过测试后利用SoPC Builder提供的"元件编辑器"进行TLC5628自定义IP核的封装和发布。TLC5628自定义IP核的开发及发布对其他用户在使用TLC5628进行项目开发时能明显缩短研发周期、降低工作强度。此外,对开发较复杂的IP核具有一定的借鉴作用。 展开更多
关键词 可编程片上系统 AVALON总线 自定义ip TLC5628数/模转换器
下载PDF
一种基于嵌入式ADC应用的运算放大器IP核
4
作者 陈珍海 郭良权 《微电子学》 CAS CSCD 北大核心 2007年第4期566-569,共4页
介绍了一种适用于嵌入式模拟/数字转换器(ADC)应用的全差分低功耗性能可调运算放大器IP核。该运放芯核采用TSMC 0.25μm标准数字CMOS工艺设计。基于BSIM3V3 Spice模型,采用Hspice在2.5 V单电源电压下,分别对整个电路在几组不同的偏置条... 介绍了一种适用于嵌入式模拟/数字转换器(ADC)应用的全差分低功耗性能可调运算放大器IP核。该运放芯核采用TSMC 0.25μm标准数字CMOS工艺设计。基于BSIM3V3 Spice模型,采用Hspice在2.5 V单电源电压下,分别对整个电路在几组不同的偏置条件下进行仿真,其中一组偏置在低频增益为74 dB,相位裕度为60°,单位增益带宽为107 MHz,摆率为210 V/μs时,整个电路的静态功耗仅为1.75 mW。 展开更多
关键词 CMOS 全差分运算放大器 模拟/数字转换器 模拟ip
下载PDF
12位电容电阻混合式SAR ADC IP核的设计
5
作者 裴晓敏 吴学军 宋立新 《微型机与应用》 2010年第11期23-26,共4页
在深入分析逐次逼近型的模数转换器SAR ADC的基础上,对内置DAC和比较器的设计进行了优化,实现了一款适用于工业控制器的SAR ADC IP核的设计。芯核采用0.18μm CMOS Mix_singal IP6M工艺,分别采用3.3V的模拟电源电压和1.8V的数字电源电... 在深入分析逐次逼近型的模数转换器SAR ADC的基础上,对内置DAC和比较器的设计进行了优化,实现了一款适用于工业控制器的SAR ADC IP核的设计。芯核采用0.18μm CMOS Mix_singal IP6M工艺,分别采用3.3V的模拟电源电压和1.8V的数字电源电压供电,仿真结果表明,该SAR ADC IP核实现了12bit的精度。IP核的面积为800μm×420μm,FF case下功耗为1.2mW,微分非线性误差DNL<0.5LSB。 展开更多
关键词 模数转换器 数模转换器 ip 比较器
下载PDF
一种多相宽带线性调频信号发生器的设计与应用
6
作者 梁晨 《通信电源技术》 2023年第8期31-35,共5页
随着雷达信号处理技术的发展,对于宽带线性调频(Linear Frequency Modulation)信号发生器的需求也变得十分迫切。基于Xilinx公司的直接数字频率合成(Direct Digital frequency Synthesis,DDS)IP核和高速数模转换器(Digital-to-Analog Co... 随着雷达信号处理技术的发展,对于宽带线性调频(Linear Frequency Modulation)信号发生器的需求也变得十分迫切。基于Xilinx公司的直接数字频率合成(Direct Digital frequency Synthesis,DDS)IP核和高速数模转换器(Digital-to-Analog Converter,DAC)的架构,设计了一种可实时切换参数的多相宽带线性调频信号发生器,并完成仿真和上板验证。经仿真和上板验证,该信号发生器能够根据任务要求实时切换线性调频信号的参数,生成的信号指标准确,实现方法可靠,具有一定的实用价值。 展开更多
关键词 直接数字频率合成(DDS)ip 高速数模转换器(DAC) 实时参数切换 多相宽带线性调频信号
下载PDF
宽工作电压范围单电源CMOS误差放大器 被引量:1
7
作者 乔飞 杨华中 +1 位作者 罗嵘 汪蕙 《微电子学》 CAS CSCD 北大核心 2004年第1期85-87,90,共4页
 采用0.8μm标准数字CMOS工艺(VTN0=0.836V,VTP0=0.930V),设计并流片验证了具有宽工作电压范围(3~6V),可作SOC系统动态电源管理芯片内部误差放大器应用的单电源CMOS运算放大器。该误差放大器芯核同时具有适合低电压工作,并对工艺参数...  采用0.8μm标准数字CMOS工艺(VTN0=0.836V,VTP0=0.930V),设计并流片验证了具有宽工作电压范围(3~6V),可作SOC系统动态电源管理芯片内部误差放大器应用的单电源CMOS运算放大器。该误差放大器芯核同时具有适合低电压工作,并对工艺参数变化不敏感的优点。对于相同的负载情况,在3V的工作电压下,开环电压增益AD=83.1dB,单位增益带宽GB=2.4MHz,相位裕量Φ=85.2°,电源抑制比PSRR=154.0dB,转换速率Sr=2.2V/μs;在6V工作电压下,AD=85.1dB,GB=2.4MHz,Φ=85.4°,PSRR=145.3dB,Sr=3.4V/μs。 展开更多
关键词 模拟电路 CMOS运算放大器 脉冲宽度调制 电源 工作电压范围
下载PDF
基于FPGA的SDR FM接收机的设计
8
作者 张俊涛 薛莹 艾春艳 《电子器件》 CAS 北大核心 2015年第2期332-337,共6页
针对模拟元件制做的传统接收机的相关设备由于工作频率较高导致对元件参数要求高,电路布局布线困难等问题,提出一种利用FPGA芯片作为接收机的重要组成部分,结合简单外围硬件电路共同组成接收机的新方法。通过FPGA的差分I/O引脚完成接收... 针对模拟元件制做的传统接收机的相关设备由于工作频率较高导致对元件参数要求高,电路布局布线困难等问题,提出一种利用FPGA芯片作为接收机的重要组成部分,结合简单外围硬件电路共同组成接收机的新方法。通过FPGA的差分I/O引脚完成接收机的模数转换功能,在集成设计环境Vivado中通过调用IP核的方法实现数字下变频和信号解调等功能。实验结果表明,该系统具有成本低、响应快、可靠性高的特点。 展开更多
关键词 软件无线电 数字信号处理 FPGA 数模转换 ip 接收机
下载PDF
线阵相机模拟前端驱动处理电路设计及应用 被引量:2
9
作者 廖飞 龚恒翔 +3 位作者 梁霄 韦清臣 尹斌军 王灿 《重庆理工大学学报(自然科学)》 CAS 2016年第6期148-153,共6页
为解决定制型线阵相机模拟前端驱动处理电路可复用和可移植问题,在分析TCD1700系列线阵CCD器件工作原理、时序参数相关性和异同点基础上,对线阵相机模拟前端驱动处理电路进行集成化、IP核化设计,给出了设计逻辑、接口及寄存器定义,使用v... 为解决定制型线阵相机模拟前端驱动处理电路可复用和可移植问题,在分析TCD1700系列线阵CCD器件工作原理、时序参数相关性和异同点基础上,对线阵相机模拟前端驱动处理电路进行集成化、IP核化设计,给出了设计逻辑、接口及寄存器定义,使用verilog语言,利用quartus II和modelsim平台进行了设计建模和仿真测试。最后在cyclone IV器件平台进行了实现和验证,并将设计的电路用于盛液管和液位界面检测实验。实验结果显示:前端处理电路对液位及盛液管特征信息提取准确,电路噪声抑制效果良好,可复用。 展开更多
关键词 线阵相机 模拟前端 驱动处理电路 ip
下载PDF
8通道10b的R-C混合式SAR ADC的设计 被引量:2
10
作者 裴晓敏 《现代电子技术》 2008年第9期83-86,共4页
实现一个8通道10 b转换精度的逐次逼近式(SAR)模拟-数字转换器。在DAC的设计上采用新的电阻电容混合式的DAC的结构,和传统的C-R式结构相比具有更小的面积。同时对比较器的设计进行了优化,采用一个三级级联的准差分结构,并设计在传统的... 实现一个8通道10 b转换精度的逐次逼近式(SAR)模拟-数字转换器。在DAC的设计上采用新的电阻电容混合式的DAC的结构,和传统的C-R式结构相比具有更小的面积。同时对比较器的设计进行了优化,采用一个三级级联的准差分结构,并设计在传统的前置预放和锁存器级联的理论基础上,引入了交叉耦合负载,复位、钳位技术,获得了高精度和较低的功耗。设计经HSPICE仿真结果证明有效,并采用0.13μm CMOS工艺,分别采用2.5 V的模拟电源电压和1.2 V的数字电源电压供电,实现10位的精度。芯片面积为480μm*380μm,FF case下功耗为0.54 mW。实现了超低功耗的ADC的设计。 展开更多
关键词 模数转挟器 逐次逼近 准差分 比较器 ip
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部