考虑BIT特性的装备可靠性与测试性协同优化

为优化平衡现代装备的可靠性与测试性,提出一种考虑机内测试(BIT,Built In Test)特性的装备可靠性与测试性协同优化方法。建立了BIT特性模型、装备的可靠性模型和测试性模型;建立了以BIT数量为决策变量、装备可靠性指标最低要求为约束条件、测试性指标为优化目标的装备测试性优化模型和以BIT数量为决策变量、装备可靠性指标最低要求与测试性指标最低要求为约束条件、可靠性指标与测试性指标加权求和结果为优化目标的装备可靠性与测试性协同优化模型;通过求解模型,计算得出最佳的BIT数量、装备的可靠性指标和测试性指标。以雷达为例,给出了装备可靠性与测试性协同优化的仿真实验结果:设置BIT数量为48个时,装备可靠度为0.821,故障诊断率为88.2%,为不同装备确定合理BIT数量以达到可靠性与测试性优化平衡的目的提供了参考。

BIT检测在雷达设备实际工程中的实现

雷达技术的迅速发展对设备测试性提出了越来越高的要求,机内检测(BIT)技术作为雷达测试的重要手段,其发展和设计需要贴近实际工程研制的过程,结合某雷达设备BIT设计开发过程,总结BIT设计经验和原则,对雷达设备BIT检测的方案设计和工程实现有较好的借鉴意义。

Modeling and Simulation for Complex Repairable System with Built-in Test Equipment

In order to research the effects of built-in test(BIT) on the system and select BITand test strategy,the complex repairable systems with BITequipment are modeled and simulated by using Simulink.Based on the model,the influences of different built-in test equipments,maintenance time and error probabilities on the system usability are evaluated.The simulation results showthat they effect on the system differently.The simulation method of complex system based on Simulink provides a technique approach to research the effects of BITon the system and select BITand test strategy.

An Adaptive Ramp Generator for ADC Built-in Self-Test

An adaptive ramp generator based on linear histogram was proposed for the built-in selftest (BIST) of analog to digital convertor (ADC) in CMOS image sensor. By comparing the generated ramp signal to a reference voltage and feeding back a calibration signal, the slope adjustment was implemented, and high linearity and precision of ramp slope were realized. By modulating the pulse width and reference voltage, sweep length varied from microsecond to second and signal swing could reach 3 V with 5.6 mW power consumption. The ramp was used as input to an ideal 10-bit single-slope ADC, and the corresponding DNL and INL were 0.032 LSB and 0.078 LSB, re-spectively.

Support-Vector-Machine-Based False Alarm Filter of Mechatronic Built-in Test

Diagnosing intermittent fault is an important approach to reduce built-in test（BIT） false alarms. Aiming at solving the shortcoming of the present diagnostic method of intermittent fault, and according to the merit of support vector machines （ SVM） which can be trained with a small-sample, an SVM-based diagnostic model of 3 states that include OK state, intermittent state and faulty state is presented. With the features based on the reflection coefficients of an alarm rate （ AR ） model extracted from small vibration samples, these models are trained to diagnose intermittent faults. The experimental results show that this method can diagnose multiple intermittent faults accurately with small training samples and BIT false alarms are reduced.

电传飞控计算机子系统BIT设计研究

飞控计算机子系统是飞行控制系统的计算和控制核心,影响着飞行安全。采用BIT进行故障检测和定位可以显著提高飞控系统安全性。现阶段的BIT设计研究中,系统级偏向于顶层功能要求的论述,计算设备的BIT研究偏重于通用计算机的软硬件论述,飞控系统向计算机子系统的需求传递和可追溯性不强,也缺乏基于系统工程的飞控计算机子系统BIT设计流程研究。通过对飞控计算机子系统架构的分析得出其通用的组成模块。以此为基础开展BIT设计研究,分析了BIT的分类及特点,提出了BIT设计的通用需求,设计了基于系统工程的飞控计算机子系统BIT设计流程,重点从飞控系统功能需求出发详细论述了飞控计算机子系统BIT的初始化、工作模态转换、测试项目、执行时序及与飞控系统功能高关联度的BIT项目测试的设计方法原理,分析了故障预测及健康管理的设计方法和减少虚警的措施。采用该设计流程和详细设计原理方法的飞控计算机子系统BIT设计通过了地面综合试验的验证。

一种基于分压电路的绑定后TSV测试方法

对硅通孔(Through Silicon Via,TSV)进行绑定后测试可以有效地提升三维集成电路的性能和良率。现有的测试方法虽然对于开路和桥接故障的测试能力较高,但是对于泄漏故障的测试效果较差,并且所需的总测试时间较长。对此,提出了一种基于分压电路的TSV绑定后测试方法。该方法设计了一种分压电路,进行泄漏故障测试时可以形成一条无分支的电流路径,有效提高了对泄漏故障的测试能力。此外,该方法测试开路故障和泄漏故障时的电流路径不会相互干扰,可以同时测试相邻TSV的开路故障和泄漏故障。实验结果表明,该方法可以测试10 kΩ以下的弱泄漏故障,并且在工艺偏差下依然能够保持较高的测试能力。相比同类测试方法,该方法所需面积开销更小,所需总测试时间更少。

装备测试性工程技术现状与新进展

装备测试性工程技术起源于20世纪80年代,是先进测试技术与系统工程紧密结合的产物。该技术经过40余年的发展逐渐成熟,在测试性需求分析与分配、测试性建模与方案优化设计、机内测试(Built⁃In Test,BIT)与自动测试系统(Automatic Test System,ATS)设计、测试性试验与评估等方面形成了较完善的理论体系,并在各型装备中得到了普遍应用,取得了较大的军事和社会效益。今后测试性基础研究和应用探索究竟该如何开展,未来发展方向是怎样的,是亟需深入探讨的问题。在对测试性工程技术的产生背景与需求、概念与内涵、发展历程、关键技术现状与新进展进行剖析的基础上,指出了目前测试性工程技术研究存在的问题和今后研究突破的方向。

BIT技术的发展现状与应用分析

BIT技术的性能主要从故障探测、故障定位(针对单一的外场可更换单元)、虚假警报、以及错误诊断等方面加以说明。对于正确隔离故障来说,BIT所制定的目标会随着BIT等级的不同而有所变化。BIT等级越低,正确隔离故障的总体能力就越低;BIT等级越高,正确隔离故障的总体能力就越高。

多电飞机电气系统BIT虚警分析及解决方案

对多电飞机电气系统机内测试(Built-in Test, BIT) 虚警产生的原因进行了分析和总结, 从多电飞机的电源系统、配电系统、电力作动系统和综合控制系统四个方面阐述电气系统的虚警问题, 并针对这几部分的虚警原因, 从BIT的设计方案、系统仿真建模、硬件及软件等几个方面, 提出了一个电气系统BIT虚警问题的系统解决方案, 为多电飞机电气系统测试性及可靠性的深入研究打下了基础。

智能BIT技术

首先介绍了智能BIT的提出和内涵 ,随后对几种典型的智能BIT技术及其降低虚警的原理、智能BIT的技术特点进行了剖析 ,最后分析了智能BIT技术在航空领域的应用及发展前景。

诊断间歇故障降低BIT虚警

间歇故障的存在及影响是产生BIT(Built-inTest)虚警的一个重要原因.为降低间歇故障引起的虚警,提出一种三状态方法,利用双阈值来区分系统的正常、间歇、永久故障三种状态,并分析得到间歇故障对BIT影响的定量关系.与传统两状态方法相比,基于三状态方法的BIT通过诊断间歇故障,不仅有效地抑制间歇故障引起的虚警,而且还能提高故障检测率.

电子系统BIT设计技术初探

BIT(自检)是电子系统可测试性设计的重要组成部分,是电子系统或设备内部检测和隔离故障的重要手段。首先对电子系统BIT设计的定性及定量要求、基本方法及设计思路进行系统的阐述分析,结合电子系统或设备故障检测与隔离的难点,对国内外电子系统的可测试性新技术进行了介绍,并对这些技术应用于电子系统BIT的方法及可行性进行了分析说明。最后提出通过制定良好的BIT层次结构,运用边界扫描、维修总线等新技术,以及并行设计等开发模式,可以极大地提高电子系统或装备的BIT能力。

机载电子设备BIT技术研究

BIT(built-in test)技术是影响机载电子设备的测试性、维修性和保障性的关键问题之一,如何合理有效地设计BIT是BIT技术研究的重要内容。首先,对BIT技术发展的现状进行总结并指出所存在的问题。然后,结合实际工程经验总结出了规范BIT设计的要求和方法,同时对BIT中常出现的虚警问题进行了原因分析,并分别从软件和硬件上给出了减少虚警的方法。实践表明,以上方法能有效的减少虚警的出现。

智能理论在BIT设计与故障诊断中的应用

近２０年来机内测试（ＢＩＴ）技术从理论到应用取得了显著进展，已成为提高产品测试性和诊断能力的有效途径。本文概述了ＢＩＴ技术的特点，分析了国内外ＢＩＴ的发展趋势，对ＢＩＴ智能化从系统设计、信息处理到综合决策各阶段进行概括，对专家系统、神经网络、模糊理论、信息融合等智能理论在ＢＩＴ中的应用进行了综合分析。

智能BIT概念与内涵探讨

进２０年来，机内测试（Ｂｕｉｌｔ－ｉｎ Ｔｅｓｔ，ＢＩＴ）技术从理论到应用取得了显著进展，已成为提高复杂系统测试性、维修性的有效途径，并大量应用于大型军用装备、航空航天系统当中。该文首先概要分析了ＢＩＴ 应用中出现的各种问题和智能ＢＩＴ概念的提出过程，在综合国内外相关研究的基础上，提出了智能ＢＩＴ的初步概念，并详细分析了智能ＢＩＴ的主要内涵和研究内容，最后讨论了智能 ＢＩＴ在 ＢＩＴ智能化设计、检测、诊断、决策 ４个方面的应用价值和潜力。

基于最优未知输入观测器的BIT降虚警技术

针对基于模型的机电控制系统BIT中的虚警问题,分析了系统中的信息不确定性和产生虚警的机理,基于最优未知输入观测器方法设计了BIT故障检测诊断系统,该系统对信息不确定性具有较强的鲁棒性,能够充分地抑制虚警。在某机电跟踪与稳定伺服平台BIT系统上进行了试验研究,结果表明机理分析正确,所提方法有效。

基于边界扫描技术的板级BIT设计及测试策略

随着超大规模集成电路 (VLSI)、表面安装器件 (SMD)、多层印制电路板 (MPCB)等技术的发展 ,常规BIT设计面临挑战。为解决上述问题 ,本文提出了一种基于边界扫描技术的板级BIT的扫描器件置入法及其测试策略。该方法操作简单 ,经济实用 ,一旦广泛使用 ,无疑将会有很好的军事经济效益。

一种数字控制器的嵌入式BIT系统设计

针对某导弹测试周期长、信号测试困难、故障诊断能力不足等缺点，提出了采用数字控制器嵌入式BIT系统的设计思想，并给出了软、硬件设计思路和相应的测试步骤。

基于相关性模型的BIT诊断策略技术研究

提出了一种基于相关性模型的机内测试诊断策略。首先根据机内测试系统的诊断策略模型,以相关性矩阵为基础,综合考虑可靠性和测试代价等因素,利用AO*算法构建了决策树;然后根据信息量的大小依次选择测试点,并确定出优化的诊断策略序列。实例分析结果表明,该方法计算复杂度小,所得的诊断策略在较低的测试代价下可以有效提高机内测试的故障检测和隔离率。