期刊文献+
共找到133篇文章
< 1 2 7 >
每页显示 20 50 100
Error Detecting Dual Basis Bit Parallel Systolic Multiplication Architecture over GF(2^m)
1
作者 Ashutosh Kumar Singh Asish Bera +2 位作者 Hafizur Rahaman Jimson Mathew Dhiraj K.Pradhan 《Journal of Electronic Science and Technology of China》 2009年第4期336-342,共7页
An error tolerant hardware efficient verylarge scale integration (VLSI) architecture for bitparallel systolic multiplication over dual base, which canbe pipelined, is presented. Since this architecture has thefeatur... An error tolerant hardware efficient verylarge scale integration (VLSI) architecture for bitparallel systolic multiplication over dual base, which canbe pipelined, is presented. Since this architecture has thefeatures of regularity, modularity and unidirectionaldata flow, this structure is well suited to VLSIimplementations. The length of the largest delay pathand area of this architecture are less compared to the bitparallel systolic multiplication architectures reportedearlier. The architecture is implemented using Austria Micro System's 0.35 μm CMOS (complementary metaloxide semiconductor) technology. This architecture canalso operate over both the dual-base and polynomialbase. 展开更多
关键词 bit parallel error correction finitfield Reed-Solomon (RS) codes SYSTOLIC very large scalintegration (VLSI) testing
下载PDF
基于JESD204B协议高速并行8bit/10bit解码电路设计 被引量:2
2
作者 万书芹 陈婷婷 +2 位作者 陶建中 蒋颖丹 朱夏冰 《半导体技术》 CAS 北大核心 2021年第8期604-610,622,共8页
提出了一种高速低延时8 bit/10 bit解码电路结构,采用四路并行通道同时处理输入数据,每一路具有K码检测、输入数据查错功能,能够在输入四路10 bit数据后的一个时钟周期内正确完成解码。所设计的解码电路通过搭建的通用验证方法学系统完... 提出了一种高速低延时8 bit/10 bit解码电路结构,采用四路并行通道同时处理输入数据,每一路具有K码检测、输入数据查错功能,能够在输入四路10 bit数据后的一个时钟周期内正确完成解码。所设计的解码电路通过搭建的通用验证方法学系统完成系统级功能验证,并基于65 nm工艺库进行综合、布局和布线,解码电路的面积为1 449μm^(2)。后仿真结果显示,解码电路的最高工作频率达415 MHz,四路可支持最高16.6 Gibit/s的串行数据传输速率,满足JESD204B协议标准推荐的最高传输速率12.5 Gibit/s的要求。将该解码电路用于支持JESD204B协议的高速数模转换器电路中,经测试,其传输速率最高达10.5 Gibit/s。 展开更多
关键词 8 bit/10 bit 并行解码 低延时 JESD204B协议 串行解串器
下载PDF
大规模定制家具加工中心多钻头并行作业的优化
3
作者 欧阳周洲 吴义强 +2 位作者 陶涛 蔡丰 王迅 《林业工程学报》 CSCD 北大核心 2024年第2期175-183,共9页
大规模定制家具超高的生产效率与高度个性化的产品两大特征决定了其需要依赖高水平的信息化与自动化组织生产,是家具制造业智能制造的前沿领域。运用数控加工中心开展钻孔作业是调和个性化产品制造过程中的矛盾、实现柔性生产的重要手... 大规模定制家具超高的生产效率与高度个性化的产品两大特征决定了其需要依赖高水平的信息化与自动化组织生产,是家具制造业智能制造的前沿领域。运用数控加工中心开展钻孔作业是调和个性化产品制造过程中的矛盾、实现柔性生产的重要手段。当前,数控钻孔工序因其作业时间长且板件之间差异较大而往往成为制造过程中的瓶颈。为切实提高生产效率,本研究立足生产实际,从钻头与孔的位置关系中寻求突破口,提出了数控加工中心多钻头并行作业优化问题。以优化钻头排列为主要途径,减少下钻次数为核心目标,基于制造大数据与工艺规则挖掘信息并简化建模,采用差分进化算法求解钻头排列方案,进一步通过聚类算法探索出面向未来高自动化水平下的差异化钻头排列,形成了一套具有实际意义与普适性的优化方法。通过理论与实践验证了该方法的有效性,达到了缩减作业时间、提升加工效率的目的。对打通大规模定制家具制造瓶颈、推动定制家具智能制造具有一定的指导意义。 展开更多
关键词 大规模定制家具 数控钻孔 多钻头并行加工 差分进化算法 家具制造 智能制造
下载PDF
优化K-MER模型对生物序列进行聚类
4
作者 李莉 黄伟 赵佳旭 《福建电脑》 2024年第7期58-62,共5页
基于K-mer的生物序列聚类算法是一种基于序列特征的聚类方法。纯粹的K-mer聚类算法运行速度较慢。为解决这个问题,本文提出了对生物序列聚类的优化KMER模型。首先以生物序列的K-mer频率为基础,将每个字符(A、C、G、T)分配一个两位的二... 基于K-mer的生物序列聚类算法是一种基于序列特征的聚类方法。纯粹的K-mer聚类算法运行速度较慢。为解决这个问题,本文提出了对生物序列聚类的优化KMER模型。首先以生物序列的K-mer频率为基础,将每个字符(A、C、G、T)分配一个两位的二进制数,通过位操作来构造K-mer的索引,然后使用Python的joblib库并行化getKmer函数的应用过程,最后通过K-means算法进行序列聚类。实验的结果证明,在保证准确性的前提下,优化后的KMER模型对生物序列聚类的时间减少了一半以上。 展开更多
关键词 生物序列 聚类算法 位操作 并行化
下载PDF
高速通信系统中并行CRC计算及电路实现
5
作者 张丽果 张毅 +3 位作者 曾泽沧 肖杉 曹亚莉 王睿 《西安邮电大学学报》 2024年第1期71-80,共10页
针对高位宽数据情况下的循环冗余校验码(Cyclic Redundancy Code, CRC)电路计算工作频率较低以及资源占用过多的问题,设计并实现了一种并行CRC计算方法。该方法将CRC计算拆分为数据CRC计算和余数CRC计算两个部分,余数CRC计算由多个余数... 针对高位宽数据情况下的循环冗余校验码(Cyclic Redundancy Code, CRC)电路计算工作频率较低以及资源占用过多的问题,设计并实现了一种并行CRC计算方法。该方法将CRC计算拆分为数据CRC计算和余数CRC计算两个部分,余数CRC计算由多个余数CRC计算模块级联完成,数据CRC计算模块由固定逻辑表达式实现,对二者计算结果做模二加法即得到CRC计算结果。根据数据长度选择相应的数据CRC计算模块和余数CRC计算模块的组合,以适应高位宽可变数据长度的CRC计算。以100 Gbps远程直接数据存取(Remote Direct Memory Access, RDMA)通信系统中的1 024 bits数据位宽CRC-32的计算为例,在VCU118开发板上实现了该算法的硬件电路。实验结果表明,所提设计仅使用4 760个查找表和2 658个触发器,整个系统带宽最高可达97.85 Gbps,最高工作频率可达326 MHz。与其他相关方法相比,提出的方法具有较高的工作频率且资源占用较少。 展开更多
关键词 高速通信系统 循环冗余校验码 并行CRC计算 高位宽数据 远程直接数据存取
下载PDF
一种高速精确单模式串匹配算法 被引量:14
6
作者 范洪博 姚念民 《计算机研究与发展》 EI CSCD 北大核心 2009年第8期1341-1348,共8页
串匹配问题是计算机科学的基础问题之一,是网络安全、信息检索与过滤、计算生物学等众多领域的核心问题,其中,高速精确单模式匹配算法设计又是各种串匹配问题的基础.基于SBNDM2,通过修改位掩码有效位到无符号整数的高位,将BNDM算法核心... 串匹配问题是计算机科学的基础问题之一,是网络安全、信息检索与过滤、计算生物学等众多领域的核心问题,其中,高速精确单模式匹配算法设计又是各种串匹配问题的基础.基于SBNDM2,通过修改位掩码有效位到无符号整数的高位,将BNDM算法核心循环化简至最简形式(5指令/字符),并引入越界保护机制,提出S2BNDM系列精确单模式匹配算法.实验结果显示,S2BNDM系列算法在任何情况下都快于SBNDM2,对于英文语料(m<32)和DNA序列(m<8),S2BNDM系列算法为现有已知最快算法. 展开更多
关键词 串匹配 精确单模式 算法设计 位并行 文本搜索
下载PDF
基于过滤的中文多模式近似字符串匹配算法 被引量:5
7
作者 范立新 谢晓能 吴飞 《计算机工程》 EI CAS CSCD 北大核心 2006年第20期48-50,58,共4页
当前近似字符串匹配算法主要针对英文等中小字符集,该文针对汉字等大字符集的有效算法很少,尤其缺少适合汉字等大字符集的多模式近似匹配算法的情况,提出了一种适合汉字等大字符集的多模式近似匹配算法——MBPM-BM,通过实验证明了该算... 当前近似字符串匹配算法主要针对英文等中小字符集,该文针对汉字等大字符集的有效算法很少,尤其缺少适合汉字等大字符集的多模式近似匹配算法的情况,提出了一种适合汉字等大字符集的多模式近似匹配算法——MBPM-BM,通过实验证明了该算法的有效性。 展开更多
关键词 近似字符串匹配 中文字符串匹配 多模式匹配 位并行运算 过滤
下载PDF
位并行数据包分类算法研究 被引量:4
8
作者 韩晓非 王学光 杨明福 《华东理工大学学报(自然科学版)》 CAS CSCD 北大核心 2003年第5期504-508,共5页
主要介绍了位并行包分类算法及两种改进算法,并对这几种算法进行了详细分析、对比,最后指出位并行算法需要进一步解决的问题,提出了这些问题的解决方案。
关键词 数据包分类 路由查找 位并行 BV ABV
下载PDF
适于航天应用的高速SPIHT图像压缩算法 被引量:5
9
作者 张宁 吴银花 +1 位作者 金龙旭 陶宏江 《液晶与显示》 CAS CSCD 北大核心 2011年第6期847-852,共6页
SPIHT和无链表SPIHT(Not List SPIHT)是高效的图像压缩算法,但是抗误码性差、压缩速度慢等缺点限制了其在航天领域的应用。文章针对上述两个缺点对算法进行了改进,采用Le Gall5/3小波对遥感图像进行小波分解,将小波域系数分家族块进行... SPIHT和无链表SPIHT(Not List SPIHT)是高效的图像压缩算法,但是抗误码性差、压缩速度慢等缺点限制了其在航天领域的应用。文章针对上述两个缺点对算法进行了改进,采用Le Gall5/3小波对遥感图像进行小波分解,将小波域系数分家族块进行索引、扫描和码率分配,按照比特平面或运算进行重要性预测,实现了N个位平面同时编码。改进算法与SPIHT相比易于硬件编程实现,仿真结果显示,解压后图像峰值信噪比(PSNR)提高了0.2~0.6db,压缩速度提高了4~6倍。用硬件实现时如果采用并行和流水线操作,速度还可以进一步提高。 展开更多
关键词 航天应用 高速SPIHT 抗误码性 比特平面并行
下载PDF
JPEG2000全并行位平面编码器的VLSI设计验证 被引量:2
10
作者 刘文松 朱恩 +2 位作者 王健 徐龙涛 黄宁 《东南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2011年第6期1132-1136,共5页
研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位... 研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路结构,仅需259个周期就可处理完32×32的小波子带,同时保持了较低的硬件开销.FPGA综合结果表明,系统时钟可以综合到76.355 MHz,达到301.9Mcoefficient/sec的处理能力,可满足现有图像实时处理要求. 展开更多
关键词 JPEG2000 位平面编码 通道并行 位平面并行 VLSI
下载PDF
一种用于JPEG2000的高效位平面编码电路 被引量:3
11
作者 张为 高志宇 沈友宝 《北京理工大学学报》 EI CAS CSCD 北大核心 2011年第2期206-209,215,共5页
研究了JPEG2000编码芯片的核心模块——位平面编码电路.通过分析EBCOT编码原理、现有算法及硬件实现中存在的问题,提出了一种基于双上文窗口并行的EBCOT系数位建模方法的新型位平面编码电路架构,可以实时生成编码时所需的状态信息,在提... 研究了JPEG2000编码芯片的核心模块——位平面编码电路.通过分析EBCOT编码原理、现有算法及硬件实现中存在的问题,提出了一种基于双上文窗口并行的EBCOT系数位建模方法的新型位平面编码电路架构,可以实时生成编码时所需的状态信息,在提高整体编码速度的同时节省存储资源.仿真结果表明,对于一个512×512的YUV图像,采用码块大小为64×64的方式编码,1个时钟周期可以处理4个样本,并且减少约16kbit的存储器需求. 展开更多
关键词 位平面编码 嵌入式优化截断块编码 双上下文窗口并行编码
下载PDF
基于元组空间的位并行包分类算法 被引量:2
12
作者 韩晓非 杨明福 王学光 《计算机工程与应用》 CSCD 北大核心 2003年第29期188-192,共5页
随着网络的发展,路由器需要完成数据包过滤、QOS、流量计费等额外服务,这要求路由器能够以线速(wirespeed)完成对数据包的分类处理。位并行算法是一种快速的包分类算法,但由于空间占用量过大,它不能扩展到大规模规则库。该文从位并行算... 随着网络的发展,路由器需要完成数据包过滤、QOS、流量计费等额外服务,这要求路由器能够以线速(wirespeed)完成对数据包的分类处理。位并行算法是一种快速的包分类算法,但由于空间占用量过大,它不能扩展到大规模规则库。该文从位并行算法入手,通过引入元组空间的概念提出了一种新的算法,在时间复杂度与空间复杂度上都较位并行算法有很大改进,并具有很好的扩展性。 展开更多
关键词 数据包分类 路由查找 住并行 元组空间
下载PDF
弱对偶基下比特并行RS编码器的设计 被引量:2
13
作者 曾晓洋 魏仲慧 郝志航 《光电工程》 CAS CSCD 北大核心 2001年第3期65-69,共5页
讨论了高速 RS码编码器的设计问题。研究了有限域元素在弱对偶基 ( WDB)下的表示 ,基于弱对偶基下的最优弱对偶基的计算方法 ,给出了有限域比特并行乘法器的设计过程 ,并且利用这样的乘法器构成了广泛应用的 RS( 2 55,2 2 3)码的编码器... 讨论了高速 RS码编码器的设计问题。研究了有限域元素在弱对偶基 ( WDB)下的表示 ,基于弱对偶基下的最优弱对偶基的计算方法 ,给出了有限域比特并行乘法器的设计过程 ,并且利用这样的乘法器构成了广泛应用的 RS( 2 55,2 2 3)码的编码器。 RS( 2 55,2 2 3)码的编码器的复杂度定量的分析结果表明 :弱对偶基下比特并行乘法器设计复杂度降低 ,便于 VLSI实现。编码器的数据吞吐率可达较高值 。 展开更多
关键词 RS编码器 弱对偶基 比特并行
下载PDF
高性能的EBCOT编码及其VLSI结构 被引量:7
14
作者 刘凯 李云松 吴成柯 《软件学报》 EI CSCD 北大核心 2006年第7期1553-1560,共8页
提出了比特平面与编码过程全并行处理的EBCOT(embeddedblockcodingwithoptimizedtruncation)编码结构.通过分析JPEG2000和国内外提出的EBCOT编码结构,指出不仅每一个比特平面,而且对应的编码过程的编码信息可以同时获得,从而给出了比特... 提出了比特平面与编码过程全并行处理的EBCOT(embeddedblockcodingwithoptimizedtruncation)编码结构.通过分析JPEG2000和国内外提出的EBCOT编码结构,指出不仅每一个比特平面,而且对应的编码过程的编码信息可以同时获得,从而给出了比特平面与编码过程全并行处理的块编码方法,并且详细说明了实现的VLSI结构.理论分析以及具体实验结果表明,比特平面与编码过程全并行处理所需的时钟周期最少,FPGA原型系统最高时钟频率可达65MHz,对于512512的灰度图像,处理速度可达30fps,完全可以实时处理,图像质量达到了公布的JPEG2000标准. 展开更多
关键词 EBCOT算法 比特平面与编码过程全并行 块编码
下载PDF
一个运动图像实时压缩的64位并行指令集 被引量:1
15
作者 罗玉平 代镭 +2 位作者 尹社广 施业斌 陈海涛 《中国科学技术大学学报》 CAS CSCD 北大核心 2002年第5期552-559,共8页
为实现运动图像的实时压解传输 ,采用 8位乘加并行、系数转换、矩阵转置和数据装载和截位的通盘解决方式 ,构造了一个 6 4位并行二维离散余弦变换 (discreteco sinetranslation ,DCT)硬件核 ,使得运动图像的压解运算中DCT和运动估值的CP... 为实现运动图像的实时压解传输 ,采用 8位乘加并行、系数转换、矩阵转置和数据装载和截位的通盘解决方式 ,构造了一个 6 4位并行二维离散余弦变换 (discreteco sinetranslation ,DCT)硬件核 ,使得运动图像的压解运算中DCT和运动估值的CPU耗时下降了十几倍 ,实现了实时压缩 . 展开更多
关键词 运动图像 二维离散余弦变换 运动估值 块匹配法 64位并行指令集 图像压缩
下载PDF
一种比特平面并行处理的零树编码结构 被引量:4
16
作者 刘凯 李云松 吴成柯 《电路与系统学报》 CSCD 北大核心 2005年第5期23-26,共4页
提出了比特平面并行处理的零树编码结构。根据内嵌编码的零树结构,指出每一个比特平面的编码信息可以同时获得,从而给出了并行的零树编码结构。与现有的结构相比,该结构具有并行度高,没有中间缓冲等特点。实验结果表明,处理速度有明显提... 提出了比特平面并行处理的零树编码结构。根据内嵌编码的零树结构,指出每一个比特平面的编码信息可以同时获得,从而给出了并行的零树编码结构。与现有的结构相比,该结构具有并行度高,没有中间缓冲等特点。实验结果表明,处理速度有明显提高,图像质量可满足大多数应用要求。 展开更多
关键词 图像压缩 零树编码 比特平面并行 VLSI结构
下载PDF
可变速率调制器研究及其FPGA实现 被引量:2
17
作者 翟海涛 郄志鹏 张尔扬 《国防科技大学学报》 EI CAS CSCD 北大核心 2014年第2期124-128,共5页
提出了一种变速率调制系统的设计方法。基于现场可编程门阵列(FPGA),在硬件系统中实现了新方法。所设计的系统能够处理(13.5~300)Mbps连续变化的比特速率。通过将整个可变速率范围分成若干小段,分别经过不同倍数的采样滤波,保证了... 提出了一种变速率调制系统的设计方法。基于现场可编程门阵列(FPGA),在硬件系统中实现了新方法。所设计的系统能够处理(13.5~300)Mbps连续变化的比特速率。通过将整个可变速率范围分成若干小段,分别经过不同倍数的采样滤波,保证了所有符号速率对应的数据能够被调制到数模转换芯片(DAC)处理范围内。给出了系统整体设计结构,分析了硬件实现时的难点,论述了并行采样滤波与并行载波生成等设计方法。硬件实现结果表明,所提出的设计方法能够实现对较宽范围内连续可变速率信号的调制。系统的易扩展性也保证了所设计结构能够处理更宽的变速率范围。 展开更多
关键词 变速率 调制器 比特速率 并行滤波 现场可编程门阵列 数模转换芯片
下载PDF
CRC查询表及其并行矩阵生成方法 被引量:10
18
作者 梁海华 盘丽娜 +1 位作者 赵秀兰 李克清 《计算机科学》 CSCD 北大核心 2012年第B06期154-158,共5页
循环冗余校验码(CRC)被广泛应用于通信领域。直接按位计算CRC校验值的方法难以满足高速链路要求,查询表方法与并行处理在很大程度上可以突破处理速度上的瓶颈。对查询表与并行处理矩阵之间的关系进行探讨,给出任意阶次生成多项式及任意... 循环冗余校验码(CRC)被广泛应用于通信领域。直接按位计算CRC校验值的方法难以满足高速链路要求,查询表方法与并行处理在很大程度上可以突破处理速度上的瓶颈。对查询表与并行处理矩阵之间的关系进行探讨,给出任意阶次生成多项式及任意处理位宽的查询表并行矩阵生成方法,并衍生出块处理方法。对表查询方法、并行矩阵查询方法及块处理方法的性能进行了比较分析,结果表明,并行处理位宽w增加,处理时间减少,并行矩阵方法在存储空间上表现更优;块处理通过减小校验序列长度,运算速度显著提高。 展开更多
关键词 循环冗余校验码 位计算 查询表 并行处理矩阵 并行处理位宽 块处理
下载PDF
DSP处理器上的高效串匹配实现 被引量:2
19
作者 叶鸿 顾乃杰 林传文 《小型微型计算机系统》 CSCD 北大核心 2021年第4期847-852,共6页
字符串匹配是生物识别、入侵检测的基础,也是大数据互联网时代的研究热点.随着现代信息技术的发展,日常工作生活中移动及手持小型化设备的使用越发普遍.这些设备的应用场景中包含大量有关串匹配的需求,如人脸识别、实时数据查询等.串匹... 字符串匹配是生物识别、入侵检测的基础,也是大数据互联网时代的研究热点.随着现代信息技术的发展,日常工作生活中移动及手持小型化设备的使用越发普遍.这些设备的应用场景中包含大量有关串匹配的需求,如人脸识别、实时数据查询等.串匹配算法的实时和准确性决定了使用场景的范围,因此在DSP处理器等移动小型化设备的嵌入式处理器上实现高效串匹配算法的问题变得十分迫切.该文针对DSP处理器因缺乏逻辑判断与跳转指令,难以支持高效串匹配运算的问题,提出了一种基于DSP平台特点的改进串匹配算法.该算法采用位并行的思路,在DSP处理器上实现了串匹配算法的并行化.同时通过前序启动、基于VLIW的数学运算替代逻辑判断、Q-grams等优化手段,提高该算法对于DSP平台的适应性与执行效率,最终实现了一种基于HXDSP的高效串匹配算法VBNDM2.实验结果表明,本算法针对DSP平台,有效地提高了串匹配的效率,实现了算法的高效并行化. 展开更多
关键词 DSP 串匹配 VLIW SIMD 位并行
下载PDF
基于单窗口扫描的并行EBCOT编码 被引量:4
20
作者 唐国维 顾国昌 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2008年第12期2078-2081,共4页
针对JPEG2000中EBCOT编码算法在上下文的生成过程中需对比特平面进行多次扫描,提出基于单窗口扫描的并行EBCOT编码算法.通过预存行状态去除带间相关性,然后进行基于单窗口的上下文逻辑编码,并优先计算比特平面状态值,实现一次扫描完成... 针对JPEG2000中EBCOT编码算法在上下文的生成过程中需对比特平面进行多次扫描,提出基于单窗口扫描的并行EBCOT编码算法.通过预存行状态去除带间相关性,然后进行基于单窗口的上下文逻辑编码,并优先计算比特平面状态值,实现一次扫描完成比特平面及平面内三个通道的并行编码.实验结果表明,在保证一定编码质量的前提下,有效地提高了JPEG2000系统的并行性,压缩了编码时间. 展开更多
关键词 EBCOT算法 单窗口扫描 比特平面 并行编码 图像编码
下载PDF
上一页 1 2 7 下一页 到第
使用帮助 返回顶部