期刊文献+
共找到161篇文章
< 1 2 9 >
每页显示 20 50 100
Design of replica bit line control circuit to optimize power for SRAM
1
作者 汪鹏君 周可基 +1 位作者 张会红 龚道辉 《Journal of Semiconductors》 EI CAS CSCD 2016年第12期70-75,共6页
A design of a replica bit line control circuit to optimize power for SRAM is proposed. The proposed design overcomes the limitations of the traditional replica bit line control circuit, which cannot shut off the word ... A design of a replica bit line control circuit to optimize power for SRAM is proposed. The proposed design overcomes the limitations of the traditional replica bit line control circuit, which cannot shut off the word line in time. In the novel design, the delay of word line enable and disable paths are balanced. Thus, the word line can be opened and shut off in time. Moreover, the chip select signal is decomposed, which prevents feedback oscillations caused by the replica bit line and the replica word line. As a result, the switch power caused by unnec- essary discharging of the bit line is reduced. A 2-kb SRAM is fully custom designed in an SMIC 65-nm CMOS process. The traditional replica bit line control circuit and the new replica bit line control circuit are used in the designed SRAM, and their performances are compared with each other. The experimental results show that at a supply voltage of 1.2 V, the switch power consumption of the memory array can be reduced by 53.7%. 展开更多
关键词 low power static random access memory (SRAM) replica bit line control circuit circuit design
原文传递
Low Complexity Discrete Bit-loading for OFDM Systems with Application in Power Line Communications
2
作者 Khalifa S. Al-Mawali Amin Z. Sadik Zahir M. Hussain 《International Journal of Communications, Network and System Sciences》 2011年第6期372-376,共5页
Adaptive bit-loading algorithms can improve the performance of OFDM systems significantly. The tradeoff between the performance of the algorithm and its computational complexity is essential for the implementation of ... Adaptive bit-loading algorithms can improve the performance of OFDM systems significantly. The tradeoff between the performance of the algorithm and its computational complexity is essential for the implementation of loading algorithms. In this paper, we present a low complexity non-iterative discrete bit-loading algorithm to maximize the data rate subject to specified target BER and uniform power allocation. Simulation results show that the proposed algorithm outperforms the equal-BER loading and achieves similar rates to incremental allocation, yet with much lower complexity. 展开更多
关键词 bit-Loading OFDM Power line COMMUNICATIONS
下载PDF
A FAST BIT-LOADING ALGORITHM FOR HIGH SPEED POWER LINE COMMUNICATIONS 被引量:2
3
作者 Zhang Shengqing Zhao Li Zou Cairong 《Journal of Electronics(China)》 2012年第5期461-468,共8页
Adaptive bit-loading is a key technology in high speed power line communications with the Orthogonal Frequency Division Multiplexing (OFDM) modulation technology. According to the real situation of the transmitting po... Adaptive bit-loading is a key technology in high speed power line communications with the Orthogonal Frequency Division Multiplexing (OFDM) modulation technology. According to the real situation of the transmitting power spectrum limited in high speed power line communications, this paper explored the adaptive bit loading algorithm to maximize transmission bit number when transmitting power spectral density and bit error rate are not exceed upper limit. With the characteristics of the power line channel, first of all, it obtains the optimal bit loading algorithm, and then provides the improved algorithm to reduce the computational complexity. Based on the analysis and simulation, it offers a non-iterative bit allocation algorithm, and finally the simulation shows that this new algorithm can greatly reduce the computational complexity, and the actual bit allocation results close to optimal. 展开更多
关键词 Power line communications Orthogonal Frequency Division Multiplexing (OFDM) bit-loading
下载PDF
青海省某盐湖浅层卤水矿岩心钻探技术
4
作者 刘蓓 杨永顺 +3 位作者 周梓豪 李雪宁 张雄 揣金乐 《钻探工程》 2024年第S01期280-286,共7页
盐湖浅部覆盖地层具有水溶性强、胶结性差、裂隙孔隙发育等特点,钻孔易发生缩径、坍塌、溶蚀剥落、漏失等问题,进而引起卡钻、埋钻、憋泵等孔内事故,因此需要改进钻探技术以提升工程施工质效。结合矿区实际,探索了短钻具+侧喷PDC钻头+... 盐湖浅部覆盖地层具有水溶性强、胶结性差、裂隙孔隙发育等特点,钻孔易发生缩径、坍塌、溶蚀剥落、漏失等问题,进而引起卡钻、埋钻、憋泵等孔内事故,因此需要改进钻探技术以提升工程施工质效。结合矿区实际,探索了短钻具+侧喷PDC钻头+饱和卤水冲洗液+PVC管护壁组合式绳索取心钻进工艺,通过开展试验研究,优化钻进参数、改善饱和卤水冲洗液、优选取心钻头,因地制宜改造绳索取心绞车,设计研发分层抽水试验装置的单双动接头,这些技术措施在盐湖浅层钻探施工生产中取得成功应用,保障了钻探工程高质高效实施。 展开更多
关键词 卤水矿 绳索取心 PDC钻头 饱和卤水冲洗液 盐湖
下载PDF
典型战术系列电台的BIT功能设置和分析
5
作者 薛松 孙剑川 《通信与广播电视》 2004年第4期8-12,共5页
本文在对当代短波战术跳频系列电台BIT系统分类的基础上,剖析了国外典型的HF-2000/6000系列电台的BIT功能和流程,同时也对系统的自检显示功能的设置作了比较详尽的介绍。
关键词 电台 跳频 bit系统 短波 功能设置 显示功能 自检 流程
下载PDF
基于分离位线DICE结构的SRAM存储单元版图抗辐射设计
6
作者 陈玉蓉 沈婧 王蕾 《电子产品可靠性与环境试验》 2023年第1期49-53,共5页
在SRAM加固设计中,存储单元的版图抗辐射设计起着重要的作用。基于分离位线的双互锁存储单元(DICE)结构,采用0.18μm体硅工艺,根据电路功能、结构和抗辐射性能,设计了一种新的NMOS隔离管的SRAM存储单元版图结构。根据分析结果,SRAM存储... 在SRAM加固设计中,存储单元的版图抗辐射设计起着重要的作用。基于分离位线的双互锁存储单元(DICE)结构,采用0.18μm体硅工艺,根据电路功能、结构和抗辐射性能,设计了一种新的NMOS隔离管的SRAM存储单元版图结构。根据分析结果,SRAM存储单元在确保存储单元功能的前提下,具备抗总剂量效应、抗单粒子翻转和抗单粒子闩锁效应,同时可实现单元面积的最优化。 展开更多
关键词 总剂量效应 单粒子翻转 单粒子闩锁效应 分离位线双互锁存储单元结构 静态随机存储器版图加固
下载PDF
一种面向基于闪存的脉冲卷积神经网络的模拟神经元电路 被引量:2
7
作者 顾晓峰 刘彦航 +4 位作者 虞致国 钟啸宇 陈轩 孙一 潘红兵 《电子与信息学报》 EI CSCD 北大核心 2023年第1期116-124,共9页
该文面向基于闪存(Flash)的脉冲卷积神经网络(SCNN)提出一种积分发放(IF)型模拟神经元电路,该电路实现了位线电压箝位、电流读出减法和积分发放功能。为解决低电流读出速度较慢的问题,该文设计一种通过增加旁路电流大幅提高电流读出范... 该文面向基于闪存(Flash)的脉冲卷积神经网络(SCNN)提出一种积分发放(IF)型模拟神经元电路,该电路实现了位线电压箝位、电流读出减法和积分发放功能。为解决低电流读出速度较慢的问题,该文设计一种通过增加旁路电流大幅提高电流读出范围和读出速度的方法;针对传统模拟神经元复位方案造成的阵列信息丢失问题,提出一种固定泄放阈值电压的脉冲神经元复位方案,提高了阵列电流信息的完整性和神经网络的精度。基于55 nm互补金属氧化物半导体(CMOS)工艺对电路进行设计并流片。后仿结果表明,在20 μA电流输出时,读出速度提高了100%,在0 μA电流输出时,读出速度提升了263.6%,神经元电路工作状态良好。测试结果表明,在0~20 μA电流输出范围内,箝位电压误差小于0.2 mV,波动范围小于0.4 mV,电流读出减法线性度可达到99.9%。为了研究所提模拟神经元电路的性能,分别通过LeNet和AlexNet对MNIST和CIFAR-10数据集进行识别准确率测试,结果表明,神经网络识别准确率分别提升了1.4%和38.8%。 展开更多
关键词 闪存 脉冲卷积神经网络 模拟神经元电路 位线箝位 高速读出 固定泄放阈值电压
下载PDF
双端口SRAM抗写干扰结构的优化设计 被引量:1
8
作者 李学瑞 秋小强 刘兴辉 《半导体技术》 CAS 北大核心 2023年第7期617-623,共7页
针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平... 针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平复制操作的开启时间,提高了数据写入SRAM的速度,使设计的SRAM可在更高频率下正常工作,同时降低了动态功耗。仿真结果显示,在0.9 V工作电压下,相对于经典位线电平复制结构,采用新结构设计的SRAM的写入时间缩短了约27.4%,动态功耗降低了约48.1%,抗干扰能力得到显著提升。 展开更多
关键词 双端口静态随机存储器(SRAM) 位线电平复制 写干扰 控制逻辑 数据写入时间
下载PDF
Characterization of Blue-Green Light Non-Line-of-Sight Transmission in Seawater
9
作者 Xizheng Ke Gang Li 《Optics and Photonics Journal》 CAS 2022年第11期234-252,共19页
The blue-green light in the 450 nm to 550 nm band is usually used in underwater wireless optical communication (UWOC). The blue-green light transmission in seawater is scattered by the seawater effect and can achieve ... The blue-green light in the 450 nm to 550 nm band is usually used in underwater wireless optical communication (UWOC). The blue-green light transmission in seawater is scattered by the seawater effect and can achieve communication in non-line-of-sight (NLOS) transmission mode. Compared to line-of-sight (LOS) transmission, NLOS transmission does not require alignment and can be adapted to various underwater environments. The scattering coefficients of seawater at different depths are different, which makes the scattering of light in different depths of seawater different. In this paper, the received optical power and bit error rate (BER) of the photodetector (PD) were calculated when the scattering coefficients of blue-green light in seawater vary from large to small with increasing depth for NLOS transmission. The results show that blue-green light in different depths of seawater in the same way NLOS communication at the same distance, the received optical power and BER at the receiver are different, and the received optical power of green light is greater than that of blue light. Increasing the forward scattering coverage of the laser will suppress the received optical power of the PD, so when performing NLOS communication, appropriate trade-offs should be made between the forward scattering coverage of the laser and the received optical power. 展开更多
关键词 Underwater Wireless Optical Communication Non-line-of-Sight Transmission Scattering Coefficient Received Optical Power bit Error Rate
下载PDF
基于机器学习的水平孔绳索取心钻进钻压预测模型
10
作者 高希坤 赵大军 陈勇 《地质论评》 CAS CSCD 北大核心 2023年第S01期559-560,共2页
小直径水平孔绳索取心钻探在隧道勘察等领域有着十分重要的应用,在进行长水平孔钻进时,由于钻柱的弱刚度特性及孔内强大摩阻的作用,钻压及扭矩损失严重,导致钻进效率低下,且极易发生卡钻等事故,因此及时掌握扭矩及孔底钻压状态从而调整... 小直径水平孔绳索取心钻探在隧道勘察等领域有着十分重要的应用,在进行长水平孔钻进时,由于钻柱的弱刚度特性及孔内强大摩阻的作用,钻压及扭矩损失严重,导致钻进效率低下,且极易发生卡钻等事故,因此及时掌握扭矩及孔底钻压状态从而调整钻进参数显得尤为必要。长水平孔钻进时,孔底钻压直接测量难度较大,机器学习算法的发展使得孔底钻压预测成为可能。因此,笔者首先基于相似原理构建了水平孔模拟钻进平台. 展开更多
关键词 机器学习 绳索取心钻进 水平孔 钻压
下载PDF
时频电磁法在油气探测方面的应用及进展
11
作者 董卫斌 李维 +2 位作者 覃荆城 王志刚 田志权 《物探装备》 2023年第6期351-353,共3页
近年来,针对复杂区油气勘探,时频电磁技术在应用中不断发展。在仪器性能方面,研发了大功率恒流发射系统,最大功率400 kW,能有效压制干扰并激发深层目标的电磁响应;在采集方法上,研究了规则化双方位激发宽线同步采集方法,提高了采集精度... 近年来,针对复杂区油气勘探,时频电磁技术在应用中不断发展。在仪器性能方面,研发了大功率恒流发射系统,最大功率400 kW,能有效压制干扰并激发深层目标的电磁响应;在采集方法上,研究了规则化双方位激发宽线同步采集方法,提高了采集精度和施工效率;在处理方法上,研究了多元建模约束反演处理技术,提高了目标层纵、横向分辨率;在评价方法上,引入了基于多参数深度学习智能油气评价方法,挖掘了多参数信息,提高了油藏的评价精度。针对中国东部某盆地深层多期次火山岩难题和鄂尔多斯复杂油气藏,采用最新时频电磁技术,精细刻画了研究区多期火山岩储层和鄂尔多斯复杂油气分布规律,后钻井结果验证了时频资料的可靠性。 展开更多
关键词 规则化双方位激发宽线同步采集技术 多元建模约束反演技术 多参数深度学习智能油气评价技术
下载PDF
多端口高速通用寄存器文件设计优化 被引量:6
12
作者 陈亮 刘龙 +3 位作者 游国福 胡建国 衣晓飞 曾献君 《微电子学与计算机》 CSCD 北大核心 2006年第8期63-66,共4页
文章介绍了采用0.13!m、1.2V工艺实现的600MHz、144×65位、20端口(8写12读)通用寄存器文件。在设计中采用了分体、单端读写、端口共享和预充敏感放大等技术,达到了高速和高密度的双重目标,满足了X高性能微处理器的性能要求。
关键词 多端口寄存器文件 分体结构 端口共享 预充敏感放大
下载PDF
一种阵列布局优化的256kb SRAM 被引量:6
13
作者 施亮 高宁 于宗光 《微电子学》 CAS CSCD 北大核心 2007年第1期97-100,共4页
介绍了一种阵列布局优化的256 kb(8 k×32位)低功耗SRAM。通过采用分级位线和局部灵敏放大器结构,减少位线上的负载电容;通过电压产生电路,获得写操作所需的参考电压,降低写操作时的位线电压摆动幅度,有效地减少了SRAM读写操作时的... 介绍了一种阵列布局优化的256 kb(8 k×32位)低功耗SRAM。通过采用分级位线和局部灵敏放大器结构,减少位线上的负载电容;通过电压产生电路,获得写操作所需的参考电压,降低写操作时的位线电压摆动幅度,有效地减少了SRAM读写操作时的动态功耗。与传统结构的SRAM相比,该256 kb SRAM的写功耗可减少37.70 mW。 展开更多
关键词 静态存储器 分级位线 灵敏放大器
下载PDF
一种适于片上路由器的自适应缓冲调整策略 被引量:3
14
作者 石伟 郭御风 +2 位作者 窦强 张明 任巨 《国防科技大学学报》 EI CAS CSCD 北大核心 2013年第3期48-54,共7页
在典型的片上网络路由节点中,来自不同方向的报文被存储在相互独立的缓冲资源中。在网络负载不均衡的情况下,某些方向的报文将很快填满该方向的缓冲,而其他方向仍可能有较多的缓冲资源处于空闲状态,这样就导致了网络中的缓冲资源利用率... 在典型的片上网络路由节点中,来自不同方向的报文被存储在相互独立的缓冲资源中。在网络负载不均衡的情况下,某些方向的报文将很快填满该方向的缓冲,而其他方向仍可能有较多的缓冲资源处于空闲状态,这样就导致了网络中的缓冲资源利用率不高,进而影响片上网络的整体性能。提出了一种自适应的片上缓冲调整策略,能够根据网络负载情况动态调节缓冲结构,有效地提高了缓冲资源的利用率。在90nmCMOS工艺下设计实现了多端口共享缓冲资源的片上网络路由器,实验结果表明,在负载不均衡的网络中,提出的路由器能够带来性能改进及功耗降低;在达到相同性能的情况下,新路由器的面积较典型路由器减少了20.3%,而其缓冲功耗节约了41%左右。 展开更多
关键词 片上网络 低功耗 虚通道 动态调整 层次位线缓冲
下载PDF
深部钻探绳索取心孕镶金刚石钻头的关键技术 被引量:9
15
作者 胡郁乐 张晓西 +1 位作者 邓柏松 魏宏超 《金刚石与磨料磨具工程》 CAS 北大核心 2011年第4期54-57,共4页
本文探讨了深部绳索取心钻探钻头的工作特征,在量化分析钻头寿命对钻探效率影响的基础上,集成研究了提高深孔钻头寿命的一些措施,包括提高工作层高度、加强保径、提高保径规的高度、采用金刚石有序排布技术、聚晶与工作层复合技术、粉... 本文探讨了深部绳索取心钻探钻头的工作特征,在量化分析钻头寿命对钻探效率影响的基础上,集成研究了提高深孔钻头寿命的一些措施,包括提高工作层高度、加强保径、提高保径规的高度、采用金刚石有序排布技术、聚晶与工作层复合技术、粉末石墨装料技术以及采用合理钻进工艺参数等。所获得的结论对提高孕镶绳索取心钻头的效率和使用寿命有积极作用。 展开更多
关键词 深部钻探 金刚石钻头 绳索取心工艺
下载PDF
一款低功耗异步FIFO的设计与实现 被引量:4
16
作者 张英武 杜波 袁国顺 《电子器件》 CAS 2007年第3期962-964,共3页
我们在异步FIFO(First In First Out)设计中,引入了门控时钟技术降低了控制电路和译码电路80%的功耗;并采用位线分割技术降低了存储单元38%的功耗.利用格雷码作异步FIFO指针的控制电路,能有效消除多时钟域中的亚稳态.基于CSMC0.6μm标... 我们在异步FIFO(First In First Out)设计中,引入了门控时钟技术降低了控制电路和译码电路80%的功耗;并采用位线分割技术降低了存储单元38%的功耗.利用格雷码作异步FIFO指针的控制电路,能有效消除多时钟域中的亚稳态.基于CSMC0.6μm标准单元库的半定制设计流程对其进行设计和实现:使用Verilog硬件描述语言,利用Modelsim进行时序和功能仿真、Synopsys DC完成逻辑综合、SE实现自动布局布线. 展开更多
关键词 异步FIFO 低功耗设计 门控时钟 格雷码 位线分割
下载PDF
基于DBL结构的嵌入式64kb SRAM的低功耗设计 被引量:2
17
作者 冯国臣 刘兴旺 沈绪榜 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2005年第4期643-647,共5页
针对嵌入式系统的低功耗要求,采用位线分割结构和存储阵列分块译码结构,完成了64kb低功耗SRAM模块的设计.与一般布局的存储器相比,采用这两种技术使存储器的功耗降低了43%,而面积仅增加了18%.
关键词 存储器 SRAM 位线分割 分块译码
下载PDF
小型化5位数控延迟线的设计 被引量:9
18
作者 汪霆雷 魏文博 +1 位作者 刘其中 宫岚 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2008年第2期258-261,271,共5页
设计了一种新颖的小型化5位数控延迟线.其中,小时延单元采用传统的右手传输线实现,而大的时延单元采用左手传输线来实现.该方法能够克服传统右手传输线实现大的时延单元时存在的体积和插入损耗大的缺点.该延迟线工作在9 GHz^10 GHz频段... 设计了一种新颖的小型化5位数控延迟线.其中,小时延单元采用传统的右手传输线实现,而大的时延单元采用左手传输线来实现.该方法能够克服传统右手传输线实现大的时延单元时存在的体积和插入损耗大的缺点.该延迟线工作在9 GHz^10 GHz频段上,延迟时间调节范围可达100 ps^3 100 ps,时间步长间隔100 ps.整个延迟线尺寸仅10 mm×20 mm×0.5 mm,插入损耗小于6.2 dB. 展开更多
关键词 5位数控延迟线 左手传输线 右手传输线 单刀双掷开关
下载PDF
铁电存储器单元信号的测试与研究 被引量:1
19
作者 翟亚红 李威 +3 位作者 李平 胡滨 李俊宏 辜科 《微电子学》 CAS CSCD 北大核心 2013年第6期792-796,801,共6页
基于电子科技大学研制的铁电电容的参数,修正了HSIM软件中的铁电电容模型,利用此模型,设计了2T-2C铁电存储单元的读写电路,分析了位线电容的匹配性问题。完成了铁电电容工艺与标准CMOS工艺的集成,并进行了芯片测试。通过调节位线寄生电... 基于电子科技大学研制的铁电电容的参数,修正了HSIM软件中的铁电电容模型,利用此模型,设计了2T-2C铁电存储单元的读写电路,分析了位线电容的匹配性问题。完成了铁电电容工艺与标准CMOS工艺的集成,并进行了芯片测试。通过调节位线寄生电容值,得到所设计电路的最大信号电压差(即读出容差)为1.3V,实现了集成铁电存储器单元的正确读写,成功验证了电路读写功能的正确性和模型的准确性,为进一步开发铁电存储器奠定了基础。 展开更多
关键词 铁电电容 铁电存储器 位线电容 读出容差
下载PDF
采用0.18μm CMOS工艺的多端口SRAM设计 被引量:2
20
作者 刘岩 候朝焕 《微电子学与计算机》 CSCD 北大核心 2005年第9期103-105,109,共4页
文章详细描述了一种采用0.18μmCMOS工艺的多端口单位线SRAM设计方法。与传统的6TSRAM结构相比,在写数据时增加了写节点充电信号,降低了内核CMOS器件设计的复杂度;在读数据时增加了额外的读位线放电电路,减少了读数据延迟;同时读写数据... 文章详细描述了一种采用0.18μmCMOS工艺的多端口单位线SRAM设计方法。与传统的6TSRAM结构相比,在写数据时增加了写节点充电信号,降低了内核CMOS器件设计的复杂度;在读数据时增加了额外的读位线放电电路,减少了读数据延迟;同时读写数据均采用电流模式,降低功耗,较好的解决了多端口SRAM存取数据时存在的问题。 展开更多
关键词 多端口 单位线 SRAM 电流模式
下载PDF
上一页 1 2 9 下一页 到第
使用帮助 返回顶部