65nm FPGA中基于位宽选择的高速Block RAM设计

针对高性能现场可编程门阵列(FPGA)应用中数据存储交换的高速、多种位宽配置需求,本文设计了一种基于数据位宽可调整的高速Block RAM,并将其嵌入自主研发的FPGA芯片中.在该FDP15芯片中,Block RAM采用65nm的1P10M层金属,核电压1.2VCMOS工艺技术,可以实现1bit×16k,2bits×8k,4bits×4k不带校验位和9bits×2k,18bits×1k,36bits×512带有校验位的6种位宽选择模式,3种写入模式的双端口独立工作.文中针对位宽配置选择功能提出了一种单元可重复的电路结构,同时采用模拟位线延迟反馈机制实现了Block RAM较高的工作频率.流片测试的结果表明Block RAM可以实现真正的双端口独立工作,其6种位宽模式和3种写入模式功能正确,开关参数延迟可以达到2.25ns,与Xilinx同等功能、规模的芯片Virtex-4中内嵌Block RAM相比,性能接近.

基于KUZ-RAM修正模型的矿山爆破精度评估研究

为解决原KUZ-RAM模型在预测中容易出现高估爆破块度及低估其不均匀指数问题,首先采用延伸应用的面积测量法获得块度大小,然后以面积测量法的结果为对比标准,通过对原KUZ-RAM模型增加平均块度和不均匀指数的修正系数进行优化;最后通过实例验证修正后模型对于平均块度及不均匀指数的预测准确性,进而改善原有经验公式中没有考虑岩性现状等问题。研究结果表明:修正后KUZ-RAM模型能够利用岩石系数将平均块度与不均匀指数之间建立联系,且该模型对于爆破效果的评价准确性较高,实用性较强。研究结果可为提高评估露天矿山爆破结果准确性提供一定参考和借鉴。

一种使用Flash阵列存储数据的方法研究

在航空航天领域,随着飞行器性能的提升,研制过程中试验所需的数据存储量和数据存储速度也在不断提高。该文基于高速大容量数据存储的目的,利用FPGA的强大数据处理能力,进行Flash存储阵列及流水线管理的设计,并针对Flash阵列坏块检测和突发坏块提出了对应处理方法。通过对不同组合方式的存储阵列速度及存储容量进行研究对比,得到了一种使用Flash阵列进行高速数据存储的设计方法。相较单片存储,设计的存储阵列数据存储容量和速度成倍增加,且存储阵列的有效块利用率在99%以上。

BRAM存储器EDAC容错技术可靠性分析

SRAM型FPGA内部高密度BRAM存储模块作为用户存储资源,在空间运行中易受单粒子翻转效应影响,造成用户数据失效,EDAC技术被广泛采用作为其容错手段。对于商用型SRAM-FPGA,编码/解码模块可靠性对EDAC容错技术有效性具有很大影响,因此本文在考虑编码/解码模块可靠性影响情况下,对商用SRAM-FPGA内嵌BRAM存储器进行EDAC容错技术可靠性建模,并得到提高BRAM可靠性需满足的编码/解码模块的可靠性参数限制条件关系式,最后通过仿真验证其模型的合理性及限制条件关系式的正确性,为相关工程设计中SRAM型FPGA的BRAM存储器EDAC容错技术的可行性设计提供指导。

大规模芯片内嵌存储器的BIST测试方法研究

随着大规模芯片的块存储器(block random access memory,BRAM)数量不断增多,常见的存储器内建自测试(memory build-in-self test,Mbist)方法存在故障覆盖率低、灵活性差等问题。为此,提出了一种新的基于可编程有限状态机的Mbist方法,通过3个计数器驱动的可编程Mbist控制模块和算法模块集成8种测试算法,提高故障覆盖率和灵活性。采用Verilog语言设计了所提出的Mbist电路,通过Modelsim对1 Kbit×36的BRAM进行仿真并在自动化测试系统上进行了实际测试。实验结果表明,该方法对BRAM进行测试能够准确定位故障位置,故障的检测率提高了15.625%,测试效率提高了26.1%,灵活性差的问题也得到了很大改善。

FPGA内部块RAM的应用技巧

FPGA验证是ASIC验证的一种很重要方式。主要论述了在ASIC验证过程中FPGA内部块RAM的生成及初始化方法。

基于FPGA的TCAM实现方法综述

近年来,FPGA由于其可编程和高性能的特性在高速网络中被大量使用,而在包处理中被广泛用于数据包分类等应用中的TCAM并没有内置于FPGA中。因此如何使用FPGA中的逻辑资源和存储资源来构建TCAM成为了研究热点。本文对主流的基于FPGA的TCAM实现方案进行了介绍和比较,包括基于块存储器(BRAM)的方案,基于分布式存储器(DRAM)的方案和基于触发器的方案。最后,对这些方案各自的优缺点和适用场景进行了总结。

VGA汉字显示的FPGA设计与实现

VGA是显示器接口的一种工业标准。以往大多采用通用处理器控制VGA接口来实现汉字及其它信息的显示,但是以通用处理器为核心的体系结构不易修改,体积偏大,不适合小型便携式设备的设计。由于FPGA具有可重构、体积小等优势,采用FPGA来控制VGA的汉字显示。依据VGA的显示原理,提出了一种基于XilinxSpartan-3的彩条信号显示方法,并利用FPGA内部的块RAM,实现了VGA的汉字显示。实验结果表明,由FPGA来控制汉字的显示,达到了预期的效果,克服了通用处理器的弊端。

FPGA可编程逻辑单元时序功能的设计实现

本文主要研究高性能FPGA可编程逻辑单元中分布式RAM和移位寄存器两种时序功能的设计实现方法.运用静态Latch实现分布式RAM的写入同步,以降低对时序控制电路的要求;为克服电荷共享问题,提出通过隔断存储单元之间通路的方法实现移位寄存器.以含两个四输入LUT(Look Up Table)的多功能可编程逻辑单元为例,详细说明电路的设计思路以及实现方法.研究表明,本文提出的方法可以简化对时序控制电路的设计要求,克服电荷共享问题,减少芯片面积.

一种Flash型FPGA单粒子效应测试方法设计及验证

随着现场可编程门阵列(Field Programmable Gate Array,FPGA)在现代航天领域的广泛应用,FPGA的单粒子效应(Single Event Effect,SEE)逐渐成为人们的研究热点。选择Microsemi公司Flash型FPGA分布范围最广的可编程逻辑资源VersaTile和对单粒子效应敏感的嵌入式RAM单元RAM Block作为单粒子效应的主要测试对象,提出了两种不同的单粒子效应测试方法;然后,使用仿真工具ModelSim对提出的两种电路的可行性进行了仿真验证;最后,基于自主研发的实验测试平台,在兰州重离子加速器(Heavy Ion Research Facility in Lanzhou,HIRFL)上使用86Kr束进行了束流辐照实验,实验结果表明,测试方法合理有效。

双闸板防喷器主壳体的有限元强度分析

为便于分析 ,简化了双闸板防喷器的结构。在额定工作压力和静液压试验压力 2种情况下 ,采用ANSYS分析软件对双闸板防喷器承压主壳体进行了有限元分析计算 ,证明有高应力区。按照ASME应力分析法分析其应力类别及应力组合 。

程潮铁矿采场生产成本的爆破参数优化

程潮铁矿在生产实际中面临平均块度过大、大块率和生产成本过高的问题,结合程潮铁矿的生产实际对KUZ-RAM模型进行等效变换并引入系数α、β进行修正得出了适用于程潮铁矿的平均块度X、均匀性系数n以及大块率Y的计算公式,在生产实际中检验了正确性,为后期计算提供了依据。利用等效变换和修正后的KUZ-RAM模型建立了与孔间距a、排距b、炸药单耗q有关的采场生产成本C的数学模型,并利用MATLAB计算机软件对采场生产成本C的数学模型进行了优化分析,得出了采场生产成本最小时的最优爆破参数为孔间距a=1 m,排距b=2.4 m,炸药单耗q=1.52 kg/m^3,最优的采场生产成本为32.5元/t,比原采场生产成本节约2.64元/t,平均块度为41.4 cm,大块率为10.5%,大块率和平均块度在合理范围,为矿山生产提供依据。

基于FPGA的短波红外图像灰度级拉伸算法实现

为了增强短波红外成像仪的成像对比度,提高目标的识别率,介绍了一种基于现场可编程门阵列(FPGA)的灰度拉伸算法的实现方法。利用视频数据两帧之间灰度分布近似的特性,通过统计上一帧图像的灰度分布,计算图像拉伸所需要的参数,处理当前帧的图像,达到实时处理的效果。在灰度统计模块中,利用FPGA的片上块随机存储器(Block RAM)资源,采用非倍频的流水线数字逻辑设计,避免了跨时钟域的操作,降低了系统状态机的复杂度,提高了系统的工作频率。采用国产320×256元InGaAs面阵探测器,搭载了Xilinx Artix-7系列芯片的实验平台进行实验,仿真结果表明,该方法能有效提高短波红外图像的对比度,具有占用资源少、运算速度快、成本低、可移植性高等优点,满足短波红外成像仪实时灰度拉伸处理的设计要求。

工业以太H1网及现场总线应用技术探讨

探讨由西门子PLC系统组成的工业以太H1网及现场总线技术在炼钢中的应用,同时还对工业以太网的组成、功能以及工业以太网的编程等方面进行分析。

面向IO服务器的高性能存储器的实现与优化

高性能计算机性能增长迅速,但作为主要存储设备的机械式硬盘速度提升缓慢,严重影响了高性能服务器的总体性能。基于Flash的固态盘虽然可以解决读性能问题,但在使用寿命和随机写性能方面存在不足。本文介绍了一种基于RAM的高性能存储器实现技术。设计中通过精简驱动层次、多级流水、中断合并等技术,将IO访问路径上的软件开销降低,从而充分发挥RAM在高并发随机访问下的性能。测试结果表明,该存储器随机访问下读写IOPS分别是常见SSD的5倍和30倍。

福建土楼夯土试块在干湿循环的抗压强度试验研究

为研究湿度变化对土楼夯土强度的影响规律,从而对福建土楼的结构性能进行深入的研究,为保护土楼提供理论依据.通过模拟福建土楼当地干湿交替的气候变化特征,利用恒温恒湿箱进行试验,研究干湿循环对夯土试块的抗压强度的影响.测试了原状土、重塑土和新土三种夯土试块在干湿交替作用过程中的质量、含水率和抗压强度,系统分析试块的质量、含水率和抗压强度的变化规律与影响因素.结果表明:三种试块的质量随循环次数的增加而减少;含水率总体上随干湿循环次数的增加而下降;重塑土试块和新土试块的抗压强度随干湿循环次数的增加呈现先增大后减小的趋势.

一种卧式单柱液压机导轨结构

介绍一种卧式单柱液压机导轨结构,其特征为:滑块下部与滑枕固定连接,滑枕支撑在导轨座上并可沿导轨座水平移动,导轨座固定在机身体上且沿滑块运动方向水平延伸。滑枕下部对称设有向滑块宽度方向的外侧伸出的翻边,翻边的上下两面及外侧面分别与导轨座的工作面相对,导轨座的各工作面上分别固定有钢导板,滑枕翻边的上下两面及外侧面分别固定有铜导板,各铜导板分别与相应的钢导板相贴合,钢导板及铜导板上分别设有润滑油孔。滑块作水平往复运动时,滑枕始终对滑块形成很好的支撑,抵消了滑块自重的影响,使主缸活塞杆的上下侧面受力均匀。

FPGA中嵌入式块存储器的IP软核设计

以集成电路的快速发展与广泛应用为契机,针对FPGA开发过程中IP软核可复用的特点,提出一种提升FPGA嵌入式块存储器工作频率的IP软核设计方法。利用软件对不同读写类型和不同输入位宽的数据进行预处理,获取所需的硬件资源开销,并生成相应的硬件描述语言。IP软核设计时,在使用固定硬件资源的情况下,通过优化数据预处理方法,以及改变在综合阶段布局布线的处理结果,提高了工作频率。对设计的IP软核进行测试验证,结果表明,该设计方法生成的IP软核的功能和性能指标均符合设计要求,其工作频率最高可提升25.56%。

土楼夯土在模拟风雨环境下的风洞侵蚀试验研究

福建土楼作为世界文化遗产,宏大的夯土墙体显出土楼的建筑特色,但这种生土结构易受雨水侵蚀,闽西南地处亚热带温湿海洋气候,雨量充足,台风频发,长期风雨侵蚀严重影响土楼的安全性和耐久性.从永定县非世遗客家民居土楼割取原始夯土块,进行了风驱雨模拟环境下的风洞侵蚀试验研究,研究表明:夯土侵蚀受风速和雨强影响,其侵蚀量随风速与雨强的增加而增加,而风速增加产生的夯土侵蚀量明显大于雨强增加产生的侵蚀量,结合当地风雨气象资料,可计算福建土楼的风雨侵蚀寿命,为土楼保护提供理论依据,具有较强的应用价值.