异构双核的高分辨率折反射全景高速处理系统

为了实现对高分辨率折反射全景的快速处理,采用DSP+FPGA异构双核结构、多级乒乓缓存的数据通信机制,基于查找表技术和分块预取策略的全景图像展开算法等,开发了一个可对300万像素折反射全景进行帧速率为12fps的采集、展开并输出的嵌入式系统。系统动态可重构、易扩展、计算效率高,可应用于全景视频监控、机器人视觉等领域。

分布式系统卷重构过程的改写块预取方法

从多同构主机分别由同一共享系统卷远程启动与配置过程中对共享卷改写情况的统计分析入手,提出了透明计算模式下分布式系统卷重构过程的改写块预取模型.通过在共享系统卷的改写相似集元素上留下一种标识来进行信息传递,以此指导该主机以后对改写相似集的快速定位,并指导其他主机重构其系统卷时快速预取相应的改写块.设计了基于二度局部特征的改写块预取算法,使得改写块预取能在横向顺序预取、纵向跳转预取两方向并发完成.算法对共享系统卷扩展块改写感知判别和改写块地址重定位的时间复杂度始终是O(1).结果表明该预取策略具有良好的性能和稳定性.

一种DSP折反射全景图像实时展开方法

为了提高折反射全景图像展开速度,可采用查表来取代耗时的计算,但查找表需要大量的存储空间,于是采用分块预取方法。通过分块,将待处理目标图像块对应的查找表和原始图像分块预先存入DSP片内存储器并完成展开,可以降低存取访问开销,加快查表展开。实验结果表明,分块预取方法在对1 024×768分辨率的原始全景图像展开为1 152×256分辨率的目标全景图像时,展开数据可达每秒97帧,与不采用分块预取策略的查表展开方法相比,此方法要快近20倍。

以基本块为单位的非顺序指令预取

取指令能力的高低对微处理器的性能有很大影响。指令预取技术能够有效地降低指令Cache的访问失效率,提高微处理器的取指令能力,进而提高微处理器的性能。本文提出了一种由分支指令指导的、以基本块为单位的非顺序指令预取技术,每次预取将一个完整的基本块读入指令Cache。这种方法使用静态策略分析程序行为,实现所需的硬件复杂度低。模拟结果显示,该方法能够有效地提高指令Cache访问的命中率。

存储系统中的频繁访问模式挖掘

研究、分析了影响经典的模式挖掘方法挖掘频繁访问模式的效率,使其难以被存储系统接受的主要因素——噪音的产生原因和表现类型,提出一种具有噪音过滤能力,适应存储系统频繁访问序列模式挖掘的新方法——Z-Miner。Z-Miner使用全局分支裁剪和分支聚类方法来过滤噪音,对实际系统工作负载的模拟结果显示,Z-Miner指导的预取可以使缓存失效率降低40%～66%,平均响应时间降低26%～66%。相对经典挖掘方法,Z-Miner的挖掘开销有1～2个数量级的下降,而预取优化效果提高了1倍。

高性能低功耗FT-XDSP的指令缓存队列

介绍定点高性能低功耗数字信号处理器YHFT-X的指令缓冲队列与其控制器的设计.为实现向运算部件源源不断地输送高密度可变长的并行指令流,提出改进型动态管理循环缓冲队列的结构.该设计改善了现有处理循环指令技术的局限性,提出当功能单元充足时,利用循环缓冲队列实现的软件流水操作,大大减少了代码量,实现了循环体内指令的并行执行,同时减轻了取指令给存储器带来的压力.该结构支持分块指令预取技术,隐藏了部分流水线停顿.经验证及对比测试满足高性能、低功耗的应用要求.

利用数据预取机制降低块执行模型的访存延迟

块执行模型通过将串行程序划分成一系列可并行执行的指令块来挖掘应用中潜在的指令级并行性.访存延迟是阻碍块执行模型提高指令级并行性的主要因素之一,而数据预取技术在传统执行模型中可有效降低访存延迟,对块执行模型也同样具有较强的适应性.本文分析了在块执行模型中引入数据预取机制的可行性,并从cache命中率、访存指令的延迟等方面验证了数据预取在块执行模型中的作用,仿真结果表明数据预取可有效降低块执行模型中的访存延迟.

基于Alluxio远程场景下缓存策略的优化

当今时代数据呈现出指数级增长效应,更多的组织采用多数据中心和分布式来存储数据,Alluxio作为以内存为中心的虚拟分布式存储系统,整合了底层大数据生态系统。在Alluxio与底层存储结合的远程场景中,由于网络的延迟,使得I/O速度成为影响对外服务的重要因素之一。针对以上研究提出一种基于Alluxio远程场景下的缓存策略CPR,利用存储系统中数据块之间的关联性指导数据预取与替换,采用分组思想提高关联规则的利用率,启用后台线程实时更新规则集,并通过仿真实验验证策略的有效性。仿真结果表明,CPR策略指导下的I/O性能要优于Alluxio现有的缓存策略和一些基于数据块间关联规则的缓存策略。

PostgreSQL数据库预取算法研究

减少磁盘的存取时间是提高数据库性能的关键。本文讨论了 PostgreSQ L数据库顺序存取的特性,提出了一种 PostgreSQL 中顺序预取数据块的算法,预取的数据决数目可根据当前存取块之前的顺序存取情况作自适应调整。实验结果表明,该算法能有效地提高磁盘决的平均存取速度。

一种面向实时系统的程序基本块指令预取技术

面向通用计算机系统的指令预取技术无法满足实时系统的应用需求,其中一个重要原因是:无效预取引起的指令Cache内容污染使得实时任务WCET评估值不够精确,导致系统可调度性下降,严重影响系统效率.以简化实时任务WCET分析、降低任务WCET评估值为目标,提出一种基于程序基本块的指令预取方法.该方法以基本块为粒度执行指令预取,避免了传统指令预取技术引入的无效预取;通过简化最坏情况下的指令访问命中/缺失情况判定,简化任务WCET分析过程并优化WCET评估值.实时基准测试程序评估结果表明:与常规无预取方法相比,该预取方法可使实时任务WCET评估值降低约20%,平均执行情况下的指令Cache访问性能提升约10%.

基于GPU架构的两层并行块Jacobi SVD算法

SVD(singularvaluedecomposition)广泛应用于图像处理、人脸识别、信号降噪等领域。本文基于单边JacobiSVD算法给出了块间和块内两层并行的块JacobiSVDGPU算法.为了更好地利用GPU的共享内存,块间并行通过存储矩阵列块之间的内积解决了共享内存不足的问题.此外,块间并行还通过矩阵块操作技术提高数据利用率及数据预取技术实现数据访问和数据计算的重叠.块内并行通过直接更新矩阵列块之间的内积替代了更新矩阵列块以及更新矩阵列块之后计算矩阵列块之间内积的归约操作,增加了GPU线程的利用率.另一方面,块内并行将需要多次访问的数据存储于共享内存或寄存器,减少了对全局内存的访问从而提升了算法实现性能。在NVIDIATeslaV100GPU上的数值实验结果表明,本文的算法较Cusolver库有1.8×倍的加速,较MAGMA库中最快的算法加速达2.5×倍.