基于FPGA高速数据采集的解决方案

随着接口速度和带宽的不断提高,有必要对高速数据采集问题进行研究。如何在高接口速率的情况下正确采集到有效的数据,成为目前要解决的问题。解决此问题的方法是采用Xilinx Virtex 4 FPGA的ChipSync或Altera StratixⅡFPGA DPA(动态相位调整)两种不同技术,并介绍了Altera DPA技术在高速源同步接口的实际设计过程。使用这两种技术的结果是在数据速率达到1 Gb/s时,完成对有效数据的正确采集。

一种基于片同步技术的高速接口电路设计方法

针对某合成孔径雷达系统的数据采集与形成模块，提出了一种基于现场可编程门阵列（FPGA）片同步（ChipSync）技术的高速数字接口电路设计方案。具体阐述了高速接口电路的结构框图、片同步技术的优点、高速接口电路时钟网络的分配和接口电路的详细设计方案。分析了时序余量以及数据同步，给出了系统调试方案以及实验结果。实验表明，当模／数变换器（ADc）的数据输出速率在50-600MHz范围之内时，ADC输出的数据能够可靠地锁存到FPGA内部。这种方案成功应用到某合成孔径雷达2400MHz采样率的数据采集与形成模块中。

基于EV10AQ190的高速ADC接口设计

针对E2V公司的高速ADC芯片EV10AQ190,提出了一种高速ADC接口电路设计方案。首先简要介绍了高速ADC芯片EV10AQ190技术特点,然后重点叙述了影响高速ADC接口电路性能的两大关键技术:FPGA片同步技术和多路ADC校正技术,最后给出了硬件调试及实验结果。实验结果表明,该高速ADC接口电路采样率可稳定工作在4GHz以上。这种方案已成功应用到某宽带雷达回波模拟系统的设计中。

多通道ADC的高速接口设计

针对多通道高速采样器ADS6445的高速串行数据接口特点,提出了一种高速接口的实现方法。使用Xilinx Vertex5系列FPGA接收采样串行数据,利用FPGA的片同步技术通过在线时序调整实现了高速解串;对高速接口的组成及工作原理、片同步技术的特点、设计规则进行了简要介绍,描述了高速接口的时序调整过程;对高速接口的适应能力进行了分析,最后通过仿真及试验验证了接口工作的正确性。

一种基于片同步技术的高速ADC与FPGA互连方法

针对多通道高速采样器AD9653的高速串行数据接口特点,利用Xilinx公司Kintex-7系列FPGA的片同步技术,设计实现了一种多通道高速ADC与FPGA之间的数据传输方法。介绍了高速ADC与FPGA互连的组成及工作原理,着重描述了基于片同步技术实现数据互连高速传输的方法,最后通过仿真与板级验证了接口工作的正确性。