面向低轨卫星的低资源大带宽自适应成形滤波设计

由于低轨卫星通信过程中信号电平动态变化较大,为了提高信道利用率系统需要根据通信链路情况自动控制传输速率。为保证系统通信不中断,满足实时通信的需求,提出了一种面向低轨卫星的低资源大带宽新型成形滤波器设计方法,该方法采用并行多相级联积分梳状(Cascade Integrator Comb, CIC)滤波器的方式设计成形滤波器,能够实现几百kHz至几百MHz大带宽信号的成形,解决高、中、低速信号自适应连续成形滤波问题。相比传统成形滤波器的高速信号处理能力提高了8倍,能节省乘法器资源95%以上,适应低轨卫星通信场景下星载处理使用。仿真结果表明该滤波器对信号的成形效果和带外抑制情况与传统滤波器几乎一致。

用于三轴MEMS加速度计的集成数字调理电路

基于0.18μm互补金属氧化物半导体(CMOS)工艺,设计了一种用于三轴微电子机械系统(MEMS)加速度计的集成数字调理电路,实现了三轴加速度信号的数字后处理。该数字调理电路采用级联积分梳状(CIC)与有限冲击响应(FIR)相结合的滤波器形式,有效滤除了带外的量化噪声,提高了输出信号的信噪比;零位采用四阶多项式拟合温补算法,标度因数采用二阶多项式拟合温补算法,有效降低了加速度输出随温度的漂移,提升了加速度计的测量精度。此外,FIR滤波器采用时分复用的实现形式,温补模块采用串行实现形式,有效减小了芯片面积,最终芯片面积为1.5 mm^(2)。测试结果表明,滤波器符合设计值,三轴MEMS加速度计的零偏不稳定性为15μg,速率随机游走为0.035 m/s/√h,温补后零偏全温区变化量为3.55mg,提升了5.4倍;温补后标度因数全温区变化量为0.0026,提升了4.1倍,电路性能良好。

基于FPGA的多通道MEMS麦克风PDM解码系统

数字MEMS麦克风通常以脉冲密度调制(PDM)编码输出,在进一步处理之前一般需要将PDM转为脉冲编码调制(PCM)信号。为解决此类问题,设计实现了一种基于FPGA的多通道PDM解码系统。该系统可实现多通道麦克风数据采集、解码,并能够通过以太网进行本地音频录制。解码方案采用级联积分梳状滤波器(CIC)、半带滤波器和有限脉冲响应(FIR)滤波器构成的三级滤波器架构,实现32倍降采样;并利用MATLAB和Modelsim平台进行可行性验证。基于官方IP核提出了多通道资源复用设计方法,实现了8通道PDM解码。实验表明,该系统在FPGA上的资源利用率较低、解调性能良好、系统拓展性强,能够适用于更大规模麦克风阵列。

一种sigma-delta ADC数字抽取滤波器设计与实现

数字滤波器是sigma-delta模数转换器的主要组成部分,用于对调制器输出信号的滤波和抽取。本文设计的数字滤波器是由间接型级联积分梳状滤波器组成。在说明CIC滤波器原理的基础上,通过Verilog实现并验证其功能与性能。

频率波动下电能计量表测量电能方法研究

大量非线性负载接入电网,导致电网出现了大量谐波注入的问题,进而产生了电网的频率波动,该频率波动将导致传统的电能计量表测量电能存在误差。提出了一种新的电能测量算法,该算法采用了CIC滤波器,CIC滤波器可通过直流CIC滤波器、基波CIC滤波器以及高次谐波CIC滤波器级联而成。即谐波电压与谐波电流可通过级联的CIC滤波器后,分为直流分量、基波分量以及高次谐波分量。因而可分别计算直流分量产生的电能、基波分量产生的电能以及高次谐波分量产生的电能,进而获得消耗的电能。为了验证该算法的可行性,利用Matlab软件进行了仿真。仿真结果表明:在频率突变、频率缓变以及频率线性变化时,采用该方法测量的电能的精度均较高。

低功耗可配置CIC滤波器设计

针对超大规模集成电路的发展以及无线射频芯片中带宽可变的需求,提出一种低功耗可配置级联积分梳状(Cascade Integral Comb, CIC)滤波器结构。该结构采用半字节串行算法优化ASIC电路内部位宽,借助多路复用技术减少运算逻辑和存储逻辑单元,并在增益校正部分采用正则有符号数(Canonic Signed Digit, CSD)编码乘法代替全位宽二进制补码乘法,从而实现低功耗目的。信道带宽配置模块选取CIC滤波器采样因子,实现带宽可变功能。通过MATLAB Simulink搭建抽取滤波器模型以验证算法可行性,并采用verilog HDL完成代码设计,仿真结果表明该滤波器可实现2~16倍下采样。基于65 nm COMS标准单元工艺库进行DC综合和ASIC版图设计,与传统CIC滤波器比较,数字电路在功耗方面具有显著优势。

数字接收机中CIC滤波器的设计

CIC(cascaded integrator comb)滤波器的结构简单,需要的存储量小,是被证明在高速抽取和插值系统中非常有效的单元。它主要用于采样速率的抽取,同时具有低通滤波的作用。CIC滤波器的主要特点是,仅仅利用加法器、减法器和寄存器,因此占用资源少、实现简单且速度高。介绍了CIC滤波器的基本组成原理,并在此基础上,提出了滤波器的各项参数的选择和设计CIC滤波器的基本方法,用Verilog HDL语言在FPGA和MATLAB上分别进行了仿真,并且验证了设计的可靠性和可行性。

天琴一号卫星加速度模式无拖曳控制

结合卫星加速度模式无拖曳控制系统一般组成、各环节典型模型、常见控制器及天琴一号空间惯性基准建立试验卫星的采样周期与控制周期,着眼于工程实际问题的挖掘与解决,重点阐述了该卫星CIC滤波器组频响特性等效、加速度模式无拖曳控制系统稳定裕度及残余加速度指标分析与综合等技术内容。研究表明,多周期离散系统真实稳定裕度难于准确预测;积分系数是决定PSD指标的关键参数;抗混淆滤波器是提升时域残余加速度指标的关键环节,且有利于抑制高频数据在PSD低中频段的高频折叠;在未引入抗混淆滤波器的情形下,频域指标统计应以进入控制器的残余加速度数据为准。在轨飞行试验结果与仿真结果基本吻合。

数字下变频的FPGA实现

研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。并提出了用最新的Systemgenerator软件实现FPGA的设计、仿真方案,缩短了开发周期,简化了设计流程,增加了系统的集成度和稳定性,降低了开发成本。对于混频器、级联积分梳状滤波器和数字下变频器都给出了仿真波形。

一种可配置数字滤波器设计及其ASIC实现

针对一种行业专网用带宽可变频点可变无线射频芯片的需求,设计一种可配置数字滤波器系统结构。该结构通过CIC滤波器组减少系统中FIR滤波器的阶数和系数,并采用补偿滤波器和增益校正模块减小信号失真;带宽通道配置模块选取CIC滤波器组的抽取因子、FIR滤波器系数等参数,实现带宽可变、频点可变的功能。采用Global Foundry 0.18μm工艺进行ASIC设计,通过系统优化减少数字滤波器内部数据位宽,并采用CSD编码系数等面积优化方法,使版图面积减少30%。研究结果表明:所设计数字滤波器实现了5 kHz^2 MHz等带宽信号的选取,其通带波纹小于0.015 dB,阻带衰减大于55 dB,过渡带宽不大于通带宽度。

一种用于14位1.28MS/sΣΔADC的数字抽取滤波器设计

设计了一种数字抽取滤波器,此滤波器由多级级联结构组成,对sigma-delta调制器的输出信号进行滤波和64倍的降采样,具有较小的电路面积和较低的功耗.采用TSMC 0.18μm CMOS工艺实现,工作电压1.8 V,流片测试结果表明:sigma-delta调制器输出信号经过数字抽取滤波器后,信噪失真比(SNDR)达到了93.9 dB,满足设计要求.所提出的数字抽取滤波器-6 dB带宽为640 kHz,抽取后的采样频率为1.28 MHz,功耗为33 mW,所占面积约为0.4 mm×1.7 mm.

高效数字检波的自动增益控制环路研究

针对数字式自动增益控制环路中包络检波需要乘法器,大量耗费系统资源的缺点,提出了一种基于绝对值方法或滑窗最大值法代替模拟检波方法中的信号的平方运算进行数字包络检波的新方法,其结果可以大大减小系统速度和资源之间的矛盾。在对环路进行理论分析的基础上,进行了环路的计算机仿真,仿真结果说明了两种方案的可行性,并证明都是高效的,并已实用于数字中频接收机的数字式自动增益控制环路设计中。

软件无线电中CIC滤波器的性能改进

由于传统的CIC滤波器调谐参数固定且受限,频谱响应不理想,不能灵活运用于软件无线电中.通过分析传统的CIC滤波器结构和功率谱密度,提出一种改进型的CIC滤波器.改进型CIC滤波器每级采用不同延时,使其灵活调谐.通过MATLAB进行仿真,并调节参数,由于折叠进入通带,可使改进型的CIC滤波器在零点附近区域引起的镜像混叠减至最小,得到较好的旁瓣抑制和镜像衰减,证明其性能更优.

用FPGA实现数字下变频

在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所采用的高效滤波器———CIC滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insight公司的FPGA开发系统,用测试电路实测了数字下变频的性能。

基于FPGA的CIC滤波器的设计

级联积分梳状(CIC)滤波器是一种被广泛应用于软件无线电中实现抽取或者插值的高效滤波器。它主要用于降低或提高采样率,同时也具有低通滤波的作用。CIC滤波器的主要特点是,仅利用加法器、减法器和寄存器(无需乘法运算),占用资源少,实现简单且速度高。针对软件无线电中的多速率信号处理技术,以降低采样率为例,首先简要总结了CIC滤波器的理论要点,重点介绍了基于FPGA的CIC滤波器具体设计方案和实现方法;然后运用VHDL语言在FPGA上进行了仿真、综合,仿真结果验证了设计的有效性和可行性。最后将其成功地运用于DDC芯片的开发中。

基于FPGA的多制式基带信号发生器设计

介绍了基带信号发生的基本原理,采用软件无线电思想,通过软件更新的方式实现了基于FPGA的多制式基带信号发生器;重点研究了基于FPGA的伪随机序列发生、调制映射、高速数字成形滤波、可变内插倍数的级联积分梳状滤波和直接数字频率合成等技术;经过实际测试与应用,该基带信号发生器所产生的基带信号可满足FSK、PSK、QAM等多种调制格式,信号具有很低的EVM,I/Q带宽达50MHz,可满足现代通信系统中产品研发及其生产过程中的测量需求。

一种数据保持的高效插值算法及其FPGA实现

提出了一种数据保持的高效插值算法,该方法首先采用零值内插提高采样率,降低带宽比例因子,再利用数据保持与一级CIC滤波器结合的方法来实现多倍插值。插值滤波器采用多相方法实现,有效地降低数据的处理速率,提高运算的精度。用多相方式实现CIC滤波,可方便实现多路输出,降低对FPGA处理速率的要求。受FPGA硬件资源的限制,多相滤波器中乘法运算采用时分复用方法实现。设计方案在Altera Stratix FPGA上进行仿真验证,并与零值内插进行比较。结果表明该插值法准确可行,且能够减少硬件资源的消耗。

一种基于CIC和FIR的低功耗数字滤波器设计

针对地震信号采集系统中的滤波器设计问题,提出一种基于CIC滤波器和FIR滤波器的低功耗数字滤波解决方案.系统由四级前端CIC滤波器、三级前端FIR滤波器和一级离线均衡FIR滤波器构成,以满足地震信号采集系统和地质勘探的需求.对各级滤波器和整个系统的幅频特性和相频特性进行了研究,并通过仿真完成性能验证,结果显示此低功耗数字滤波系统的性能完全能够满足实际需求;将此低功耗数字滤波系统与当前业界的片上数字滤波解决方案进行对比,证明了此低功耗数字滤波系统能够大幅减少总运算量和前端功耗运算量.

宽带通信系统数字插值滤波器组设计

针对宽带无线通信要求,提出了一种基于半带滤波器和CIC滤波器级联的上采样滤波器组实现方案。在半带滤波器浮点到定点量化过程中,提出了一种系数量化优化算法。通过仿真,验证了在相同的量化位数下,相对于传统的系数量化方法,增加了整个滤波器组的阻带衰减。

用MATLAB在FPGA芯片中实现数字下变频设计

数字下变频在接收系统的数字化和软件化过程中起到了至关重要的作用。该文研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。采用最新的设计软件Systemgenerator软件可以方便地在MATLAB中实现算法仿真并可生成FPGA芯片的下载文件,简化了设计流程,降低了开发成本和周期。提出了一种基于计算机ISA总线的系统验证方法。用Systemgenerator设计和仿真基于FPGA芯片的的硬件设计有效地验证了算法并降低了试验成本,是一种好方法。