基于IEEE1149.7标准的CJTAG测试设计方法研究

在深入研究IEEE1149.7标准的基础上,针对测试问题设计了CJTAG测试控制器,实现了T0、T1、T3和T4层级的主要功能。对该控制器的各个功能进行了仿真验证。结果表明该控制器产生的测试信号符合IEEE1149.7标准的规定,能够控制待测芯片实现相应的测试功能,取得了较好的测试效果。

IEEE 1149.7 CJTAG IP核复位与选择单元模块设计

在深入研究IEEE 1149.7标准基础上,针对测试问题,构建符合标准架构的测试目标芯片CJTAG IP核,重点介绍IP核中复位与选择单元(RSU)模块的设计实现。该模块主要实现了四大功能:确定芯片启动模式、产生复位信号、逃脱检测及选择序列产生、IP核在线或离线选择。基于Quartus II应用平台设计,通过ModelSim完成仿真验证。仿真结果表明,该复位与选择单元模块产生的信号符合IEEE1149.7标准规定,能够支持目标芯片IP核实现相应的测试功能。

基于CJTAG的互联信号完整性测试

随着IP核在片上系统中的大量使用,IP核间的互连总线大量增加,引发信号完整性问题,同时传统的串型扫描拓扑结构,已不能满足测试系统发展所要求的任务,IEEE 1149.7标准提出了包含支持3种拓扑结构的TAP.7接口规范。文中提出了基于CJTAG互联信号完整性测试方法,重点对此TAP.7接口转换器进行了设计,通过系统级测试具有良好的应用前景。

基于IEEE 1149.7标准的多TAPC芯片的测试和调试技术研究

以CJTAG标准和JTAG标准为依据,在深入研究这两个标准的基础上,利用Quartus II开发平台和Verilog HDL语言设计了多TAPC结构,并用Modelsim进行仿真验证,结果表明多TAPC结构能够有效地对多TAPC芯片进行测试和调试.

基于IEEE1149.7的新一代测试接口实现与应用

随着芯片集成度的不断增加和对低功耗设计的重视,原初开发的JTAG(IEEE STD1149.1)面对新的挑战,不能满足当今设计的需要。CJTAG基于IEEE STD1149.7标准和传统的JTAG的边界扫描原理来提供一个更加强大的测试和调试的标准,来达到现在系统的要求。CJTAG用更少的管脚来提供更多的功能,而同时保证了对IEEE1149.1的软件和硬件的兼容性。