CMOS/SOI 4Kb SRAM总剂量辐照实验

研究了 CMOS/ SOI 4 Kb静态随机存储器的抗总剂量辐照性能 .CMOS/ SOI 4 Kb静态随机存储器采用 1K×4的并行结构体系 ,其地址取数时间为 30 ns,芯片尺寸为 3.6 mm× 3.84 m m ;在工作电压为 3V时 ,CMOS/ SOI 4 Kb静态随机存储器抗总剂量高达 5× 10 5Rad(Si) 。

采用CoSi_2SALICIDE结构CMOS/SOI器件辐照特性的实验研究

讨论了 Co Si2 SALICIDE结构对 CMOS/SOI器件和电路抗γ射线总剂量辐照特性的影响 .通过与多晶硅栅器件对比进行的大量辐照实验表明 ,Co Si2 SALICIDE结构不仅可以降低CMOS/SOI电路的源漏寄生串联电阻和局域互连电阻 ,而且对 SOI器件的抗辐照特性也有明显的改进作用 .与多晶硅栅器件相比 ,采用 Co Si2 SALICIDE结构的器件经过辐照以后 ,器件的阈值电压特性、亚阈值斜率、泄漏电流、环振的门延迟时间等均有明显改善 .由此可见 ,Co Si2SALICIDE技术是抗辐照加固集成电路工艺的理想技术之一 .

CMOS/SOI工艺触发器单元的单粒子实验验证与分析

针对定制设计中的触发器单元,提出了一种双移位寄存器链单粒子实验验证方法,利用该方法对基于0.35μm CMOS/SOI工艺、普通结构设计的抗辐射触发器,分别在北京串列加速器核物理国家实验室和兰州重离子加速器国家实验室进行了单粒子实验.实验结果表明,该抗辐射触发器不仅对单粒子闩锁效应免疫,而且具有非常高的抗单粒子翻转的能力.

超高速CMOS/SOI51级环振电路的研制

利用CMOS/SOI工艺在 4英寸SIMOX材料上成功制备出沟道长度为 1μm、器件性能良好的CMOS/SOI部分耗尽器件和电路 ,从单管的开关电流比看 ,电路可以实现较高速度性能的同时又可以有效抑制泄漏电流 .所研制的 5 1级CMOS/SOI环振电路表现出优越的高速度性能 ,5V电源电压下单门延迟时间达到 92ps,同时可工作的电源电压范围较宽 ,说明CMOS/SOI技术在器件尺寸降低后将表现出比体硅更具吸引力的应用前景 .

部分耗尽CMOS/SOI工艺

对部分耗尽 CMOS/ SOI工艺进行了研究 ,成功地开发出成套部分耗尽 CMOS/ SOI抗辐照工艺 .其关键工艺技术包括 :PBL (Poly- Buffered L OCOS)隔离、沟道工程和双层布线等技术 .经过工艺投片 ,获得性能良好的抗辐照 CMOS/ SOI器件和电路 (包括 10 1级环振、 5 0 0 0门门海阵列和 6 4K CMOS/ SOI静态存储器 ) .其中 ,NMOS:Vt=1.2 V ,BVds=7.5— 9V ,μeff=42 5 cm2 / (V· s) ,PMOS:Vt=- 0 . 9V,BVds=14— 16 V,μeff=2 40 cm2 /(V· s) ,当工作电压为 5 V时 ,0 .8μm环振单级延迟为 10 6 ps,SOI 6 4K CMOS静态存储器数据读取时间为 40

注F^+加固CMOS/SOI材料的抗辐射研究

向SIMOX材料的SiO2埋层或Si/SiO2界面注入170 keV F+,进而制成CMOS/SOI材料,采用60Co g 辐射器辐照并测量材料的I-V特性。结果表明:向CMOS/SOI材料埋层注入F+离子,能提高CMOS/SOI材料的抗电离辐照性能。而且,注入F+的剂量为11015cm2时,材料的抗辐照能力较强。这对制作应用于电离辐射环境的COMS/SOI器件极其有益。

45ps的超高速全耗尽CMOS/SOI环振

亚微米全耗尽 SOI( FDSOI) CMOS器件和电路经过工艺投片 ,取得良好的结果 ,其中工作电压为 5V时 ,0 .8μm全耗尽 CMOS/ SOI1 0 1级环振的单级延迟仅为 45ps;随着硅层厚度的减薄和沟道长度的缩小 ,电路速度得以提高 ,0 .8μm全耗尽 CMOS/ SOI环振比 0 .8μm部分耗尽 CMOS/ SOI环振快 30 % ,比 1 μm全耗尽 CMOS/ SOI环振速度提高 1 5% .

采用硅片粘合和内向腐蚀法制作的CMOS/SOI器件的辐射响应

研究了采用硅片粘接和先用金刚石研磨、然后用非接触抛光的腐蚀方法(BE-SOI)制作薄膜SOI的制造工艺和这种膜的缺陷特性。制作了一些MOS器件,并测试了它们在辐射前后的电特性。采用TEM进行的分析表明。、这种BESOI膜无缺陷。CMOS器件具有很高的迁移率和很低的漏电流(小于1.0pA/微米)。这些器件的上表面和边缘的氧化层的辐射响应与体硅器件相近。在10兆拉德(SiO_2)剂量的辐射下,正电荷俘获和界面陷阱产生分别为-0.8和0.8V。

CMOS/SOI 4kb静态随机存储器

对一种CMOS/SOI4kb静态随机存储器进行了研究,其电路采用1k×4的并行结构体系。为了提高电路的速度和降低功耗,采用地址转换监控Address-Translate-Detector(ATD)、两级字线Double-Word-Line(DWL)和新型的两级灵敏放大等技术,其地址取数时间为30ns,最小动态工作电流为30mA(工作电压5V,工作频率2MHz),静态维持电流为1mA。CMOS/SOI4kb静态随机存储器采用1.2μm单层多晶、双层金属的SOICMOS抗辐照工艺技术,其六管存储单元尺寸较小:12.8μm×8.4μm,芯片尺寸为:3.6mm×3.84mm。

薄膜全耗尽CMOS／SOI──下一代超高速Si IC主流工艺

本文较为详细地分析了薄膜全耗尽ＣＭＯＳ／ＳＯＩ技术的优势和国内外ＴＦＣＭＯＳ／ＳＯＩ器件和电路的发展状况，讨论了ＳＯＩ技术今后发展的方向，得出了全耗尽ＣＭＯＳ／ＳＯＩ技术将成为下一代超高速硅集成电路主流工艺的结论。

深亚微米薄膜CMOS／SOI电路的集成器件线路模拟

开发了适用于薄膜亚微米、深亚微米ＣＭＯＳ／ＳＯＩ电路的集成器件线路模拟软件，该模拟软件采用集成数值模型，将薄膜ＳＯＩ器件的数值模拟与电路模拟有机地结合在一起，实现了薄膜亚微米、深亚微米ＣＭＯＳ／ＳＯＩ电路的精确数值模拟，利用这一软件较为详细地分析了硅层厚度为５０～４００ｎｍ、沟道长度为０．１５～１．０μｍ的ＣＭＯＳ／ＳＯＩ环形振荡器电路，使我们对深亚微米薄膜ＣＭＯＳ／ＳＯＩ环振的特性及工作机理有了较为清晰的认识，模拟结果与实验结果进行了对照，两者吻合得较好。

短沟道CMOS／SOI器件加固技术研究

通过大量辐照实验分析了采用不同工艺和不同器件结构的薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗辐照特性，重点分析了Ｈ２－Ｏ２合成氧化和低温干氧氧化形成的薄栅氧化层、ＣｏＳｉ２／多晶硅复合栅和多晶硅栅以及环形栅和条形栅对ＣＭＯＳ／ＳＩＭＯＸ器件辐照特性的影响，最后得到了薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗核加固方案．

CMOS／SOI电路模拟与参数提取

ＳＯＩ－ＭＯＳＦＥＴ主要模型参数得到一致的提取，因而该模型嵌入ＳＰＩＣＥ后能保证ＣＭＯＳ／ＳＯＩ电路的正确模拟工作，从ＣＭＯＳ／ＳＯＩ器件和环振电路的模拟结果和实验结果看，两者符合得较好，说明我们所采用的ＳＯＩＭＯＳＦＥＴ器件模型及其参数提取都是成功的。

高质量栅氧化层的制备及其辐照特性研究

通过大量工艺实验开发了采用低温Ｈ２－Ｏ２合成氧化方法制备薄栅氧化层的工艺技术，得到了性能优良的薄栅氧化层，对于厚度为３０ｎｍ的栅氧化层，其平均击穿电压为３０Ｖ，Ｓｉ／ＳｉＯ２界面态密度小于３．５×１０１０ｃｍ－２．该工艺现已成功地应用于薄膜全耗尽ＣＭＯＳ／ＳＯＩ工艺中．同时还开展了采用低温Ｈ２－Ｏ２薄栅氧化工艺制备的全耗尽ＣＭＯＳ／ＳＯＩ器件的抗总剂量辐照特性研究，采用低温Ｈ２－Ｏ２合成氧化方法制备的ＳＯＩ器件的抗辐照特性明显优于采用常规干氧氧化方法制备的器件，Ｈ２－Ｏ２低温氧化工艺是制备抗核加固ＣＭＯＳ／ＳＯＩ电路的优选栅氧化工艺．