基于FPGA的二维FFT处理器的研究与设计

采用CORDIC算法流水线结构设计实现了FFT的蝶型运算单元,并使用行列分解算法最终设计实现了一个基于FPGA支持高样本数的二维FFT处理器.其设计采用硬件描述语言VHDL,利用QuartusⅡ8.0进行了综合、布线,最后在DE2实验平台上进行下载测试验证.该处理器充分利用FPGA芯片的处理能力,降低了高样本数的存储消耗.具有可重构性好、硬件结构简单、安全性高、运行速度快,可被广泛应用于数字信号处理领域.