基于CPLD和FIFO的多通道高速数据采集系统的研究

介绍了一种基于 CPLD(复杂可编程逻辑器件 )和 FIFO(先入先出存储器 )的多通道高速 A/ D数据采集系统的设计方法 ,并给出了这种数据采集方法的硬件原理电路和主要的软件设计思路。采用该设计方法所设计的数据采集系统不但可以实现高速采集多通道的数据 ,而且还可以扩展模拟量的输入通道数。

ADS8323与高速FIFO接口电路的CPLD实现

以CPLD为逻辑控制核心实现了ADS8323与高速FIFO的接口电路,该电路具有可靠性高、通用性强、易于移植等特点。在设计过程中,以QuartusII作为开发环境,采用图形输入和VerilogHDL语言输入相结合的方式,简化了开发流程。

基于FIFO存储的高速脱机波形记录系统

对于一组作用时间短,发生时刻不确定的波形,直接使用PC计算机系统记录难以实现。该波形记录系统通过被动触发的方式以指定的采样周期记录指定时间长度的波形,在实验需要时通过USB总线传至上位机。其中使用CPLD控制和协调数据采集与存储的过程,包括提供多路复用器的选路信号,模数转换器的时钟信号和FIFO写数据时钟与控制信号;最终用户可以通过上位机软件控制EZ-USB芯片以GPIF方式从FIFO中读取数据。

基于CPLD+ARM的多道脉冲幅度分析器设计

介绍了一种基于CPLD+ARM的多道脉冲幅度分析器的设计方案。通过在CPLD内建立FIFO缓存队列,使数据采集和脉冲幅度分析速度协调,提高核脉冲的通过率;采用STM32F10X固件库开发多道分析器软件,可缩短软件开发周期;高集成度、低功耗器件的应用有助于降低多道分析器的功耗并有利于其小型化。CPLD+ARM的实现方案体现出一定的优势。

多路数据采集系统中FIFO的设计

首先介绍了多路数据采集系统的总体设计、FIFO芯片IDT7202。然后分别分析了FIFO与CPLD、AD接口的设计方法。由16位模数转换芯片AD976完成模拟量至位数字量的转换,由ATERA公司的可编程逻辑器件EPM7256A完成对数据的缓存和传输的各种时序控制以及开关量采样时序、路数判别。采用FIFO器件作为高速A/D与DSP处理器间的数据缓冲,有效地提高了处理器的工作效率。

基于PC104和CPLD的高速/多通道数据采集系统的设计与实现

开发了基于PC104和CPLD的高速/多通道数据采集系统,该数据采集系统利用CPLD可编程逻辑器件的模块化设计思想和先入先出(FIFO)芯片作为缓冲存储器,解决了A/D转换器的采样速率和CPU的工作时钟频率不匹配的问题,避免了数据丢失和控制不便等问题,提高了CPU效率。该数据采集系统不但可以实现高速多通道模拟信号的采集,而且可以很方便地扩展模拟量的输入通道数。本系统在牵引动力国家重点实验室的液压伺服控制系统中获得了很好的应用效果。

基于FIFO的高速高精度数据采集技术研究

为了满足数据采集的高速高精度要求,采用FIFO+CPLD的结构,实现了采集控制逻辑的精确时序配合,使高速数据采集和数据传输能够同时进行且整个过程无需CPU干预.应用该技术设计了高速高精度数据采集卡,并进行了实际采集精度和采集速率方面的性能测试.结果表明,该卡采集精度达到±1mV,最大采集速度200ksps.

基于SRAM和DRAM结构的大容量FIFO的设计与实现

分别基于Hynix公司的SRAM HY64UD16322A和DRAM HY57V281620E,介绍了采用两种不同的RAM结构,通过CPLD来设计并实现大容量FIFO的方法。

基于CPLD的多普勒声纳回波信号仿真卡设计实现

介绍一种基于CPLD的多普勒声纳回波信号仿真卡的设计实现,该板卡作为PXI测试系统的一个组成模块,数据交换基于PXI总线,使用S5920实现总线控制,利用CPLD实现板卡的时序逻辑控制,外围电路包括信号调理与匹配电路、DDS电路、A/D采集电路、高速FIFO存储电路、D/A转换电路等。重点介绍了CPLD内部功能模块的实现。该设计已成功应用于多普勒声纳的PXI测试系统中。

基于S5933的高速数据发送板卡的CPLD设计

讨论利用 PCI专用接口芯片 S5 933进行 PCI高速数据传输的方法。简要介绍 PCI总线及 S5 933的内部结构 ,对 S5 933的 3种数据传输方式进行简介 ,并通过实际工作描述用 CPL D进行高速数据发送板卡的逻辑控制设计。

基于单路FIFO的多通道同步采集存储系统的研究

设计了一种多通道同步采集存储测试系统,利用CPLD(复杂可编程逻辑器件)和单路FIFO(先入先出存储器)缓存实现了四路ADC同步转换数据到FLASH存储器的数据存储方式。此设计方案实现了在采样速率变化的情况下,FIFO自适应完成缓存速率调整的功能,并且多通道数据能连续不间断地存储到FLASH存储器中。这对于多通道变采样的存储测试系统设计具有一定的借鉴意义。

基于S5933的高速数据发送板卡的CPLD设计

文章主要讨论如何利用PCI专用接口芯片S5933去进行PCI高速数据传输,首先简要介绍 PCI总线及S5933的内部结构,然后对S5933的3种数据传输方式进行简要阐述,最后通过实际工作来描述如何用CPLD进行高速数据发送板卡的逻辑控制设计。

基于USB和CPLD的高速数据采集系统

介绍一种基于USB2.0的高速数据采集系统,该系统使用USB2.0接口芯片CY7C68013作为主控芯片,外接高速FIFO、CPLD、高速A/D和高速D/A芯片,可对输入的单通道模拟信号进行12位高速采样,通过USB2.0接口总线将采集的数据读入PC机的内存中,速率可达18MB/s,通过上位机的应用程序实现数据的存盘和波形显示。

存储测试系统中用CPLD实现对FLASH的控制

目的:设计一种基于 FLASH(闪速大容量存储器)的存储测试系统。方法:用 CPLD 设计并实现对128MFLASH—K9K1G08UOM 的控制。结果:解决了存储测试系统容量问题,实现了高速大容量采集存储。结论:采用该设计方法所设计的存储测试系统不但可以实现高速的采集数据,而且还可以扩展更大存储容量空间。

基于CPLD的A/D自动采样接口

简要介绍了传统的继电保护装置数据采集的过程,通过分析FIFO(First inFirst out)和A/D的操作时序搭配,并合理设计CPLD(ComplexProgrammableLogicDevice),设计了一种A/D自动采样接口。CPU只要发出一个脉冲信号,该接口就能依次完成16路模拟通道切换、A/D转换、数据存储等控制,当一个采样周期的所有模拟通道数据转换完成后,及时向CPU发出中断请求,CPU即可从相应的FIFO读出所有通道数据。不仅减轻了CPU的任务,提高系统执行效率,还可简化软件编程,有助于改进软件的模块化设计水平。

CPLD在多通道高速数据采集中的应用

研制的高速多通道、振动信号在线记录仪,可用于各种移动电子设备的振动监测,便于对电子设备因振动、冲击而导致失灵或失效的原因做出合理的分析,并有助于设备的改进设计。这对于电子设备及其隔振系统性能研究和改善均具有重要意义。利用CPLD和FIFO设计了基于DMA方式的多通道高速数据采集卡,提高了电路的集成度和可靠性。

PCI总线接口S5933外加FIFO的连续数据发送板设计

结合对PCI总线接口控制器S5933数据传输原理的分析,给出了一种基于S5933并外扩FIFO的连续数据发送板的设计方案,并给出了设计实例,这就从硬件上解决了数据仿真产生并输出过程中由于计算机中断所引起的数据间歇,实现了数据的连续发送。

基于CPLD的单片机之间的通信接口设计

介绍了ALTERA公司CPLD器件EP1K30芯片的特点,利用MAX+plus开发软件在EP1K30芯片上设计了一个三通道双向FIFO存储器阵列,实现了一个C8051F020单片机通过总线与其他3个C8051F020单片机的双向数据通信,用于一款嵌入式多路数据通信控制器的实时传输控制。

异步FIFO在DSP图像采集系统中的应用

本文利用异步FIFO芯片作为TVP5150与DSP之间的缓冲,可以进行稳定的数据传输,并且简化了设计难度。以TI公司的TMS320VC5509A作为DSP图像处理器件,FIFO芯片采用可以存储一帧图像的AL422B。TVP5150作为视频解码芯片,利用CPLD完成逻辑控制功能。给出了系统的整体架构,重点介绍了FIFO的特点,FIFO与TVP5150之间的硬件接口电路,FIFO与DSP之间的硬件接口电路,以及FIFO的读写指针复位和读写使能的控制。软件采用C语言对DSP进行编程,在CCS中进行在线仿真,完成对整个系统的采集与处理控制,不仅增强了程序的易读性,而且增强了系统的可移植性。

基于FIFO的高速血流数据采集系统设计

介绍了一种基于先进先出存储器FIFO和复杂可编程逻辑器件CPLD组合结构的高速血流数据采集系统的设计方法,并给出了这种采集方法的硬件原理电路和主要的软件设计流程图.通过原理仿真和系统调试,表明采用该设计方法所设计的数据采集系统可以实现高速数据采集和数据传输同时进行,且整个过程无需CPU干预,达到了设计指标,具有很好的应用前景和使用价值.