A Data Transmission Method Using a Cyclic Redundancy Check and Inaudible Frequencies

This paper describes a data transmission method using a cyclic redundancy check and inaudible frequencies.The proposed method uses inaudible high frequencies from 18 k Hz to 22 k Hz generated via the inner speaker of smart devices.Using the proposed method,the performance is evaluated by conducting data transmission tests between a smart book and smart phone.The test results confirm that the proposed method can send 32 bits of data in an average of 235 ms,the transmission success rate reaches 99.47%,and the error detection rate of the cyclic redundancy check is0.53%.

CRC校验码软件生成技术原理分析

循环冗余校验(Cyclic Redundancy Check,CRC)具有检错能力强,运算简单,易于直接用硬件数字电路实现的特点。在完善CRC校验码生成原理模型的基础上,研究了信息系统传输带CRC校验码数据包的一般过程,提出了三种计算数据包CRC校验码的技术方法,在ADI公司DSP软件集成开发仿真测试环境中,设计了一组嵌入式程序,生成了符合ITU组织CRC16 ITU-T V.41标准的CRC校验码码表,分析并总结了CRC校验码码表元素的工程含义和应用方法,研究了两种计算数据包CRC校验码工程实现方法的技术特点,并验证了它们的正确性、一致性和有效性。

高速通信系统中并行CRC计算及电路实现

针对高位宽数据情况下的循环冗余校验码(Cyclic Redundancy Code, CRC)电路计算工作频率较低以及资源占用过多的问题,设计并实现了一种并行CRC计算方法。该方法将CRC计算拆分为数据CRC计算和余数CRC计算两个部分,余数CRC计算由多个余数CRC计算模块级联完成,数据CRC计算模块由固定逻辑表达式实现,对二者计算结果做模二加法即得到CRC计算结果。根据数据长度选择相应的数据CRC计算模块和余数CRC计算模块的组合,以适应高位宽可变数据长度的CRC计算。以100 Gbps远程直接数据存取(Remote Direct Memory Access, RDMA)通信系统中的1 024 bits数据位宽CRC-32的计算为例,在VCU118开发板上实现了该算法的硬件电路。实验结果表明,所提设计仅使用4 760个查找表和2 658个触发器,整个系统带宽最高可达97.85 Gbps,最高工作频率可达326 MHz。与其他相关方法相比,提出的方法具有较高的工作频率且资源占用较少。

通用并行CRC计算方法及FPGA实现

循环冗余校验(CRC)码是诸多信道编码方式中最常用的一种编码,也是一种检错概率高且容易硬件实现的检错码,因检错能力强、容易实现而得到广泛应用。首先,本文介绍了循环冗余校验的算法原理,分析了CRC校验码的具体运算过程;其次,本文在原算法的基础上提出一种高速并行CRC算法,并以CRC-CCITT为例,推导出8位并行运算的CRC-CCITT逻辑关系式;最后,本文根据推导的8位并行运算的逻辑关系式,描述了8位并行的CRC-CCITT硬件实现电路。将该算法与现有的查找表法的性能进行分析比较发现,该算法具有节省逻辑资源、运行速度快等特点。

CRC编解码器及其FPGA实现

循环冗余校验(CRC)是一种广泛应用的差错控制的方法。本文在简要介绍CRC编码原理及其常用实现方法的基础上,提出了一种基于字节型递推(公式法)法的CRC编解码器算法,并给出了它的FPGA实现方案。目前,该算法已被应用于一种基于串行通信的多机系统中,系统的误码率得到了很好的控制。

基于逻辑设计的高速CRC并行算法研究及其FPGA实现

循环冗余校验码作为一种检出概率高并且易于实现的检错码,被广泛应用于通信及测控领域。本文首先简要介绍了循环冗余校验的基本原理,然后从CRC串行实现的电路结构出发,通过严密的理论推导,得出了基于逻辑设计的高速CRC并行实现递推公式,可适用于并行处理位宽小于等于生成多项式阶数和大于生成多项式阶数条件下的并行帧校验应用。最后分别设计了这2种条件下的硬件实现电路,电路的综合结果表明,该方法具有更少的资源占用量和更高的工作频率。

超高频RFID系统CRC电路设计

介绍了超高频射频身份识别(RFID)系统中循环冗余校验(CRC)电路的原理与特点,根据ISO/IEC18000-6C标准中CRC电路的要求,对串、并行CRC电路的优、缺点进行了综合评估,且在FPGA平台上实现并进行系统性能分析。利用递归公式法设计了一种算法简单、结构紧凑、运算速度快的并行CRC电路。

基于Verilog的循环冗余校验(CRC)的实现

介绍了CRC的工作原理,给出了基于Verilog的可编程逻辑器件的实现方法及其仿真结果.

一种通用多通道并行CRC计算及其实现

对循环冗余校验码(CRC)现有计算方法存在的问题,提出一种有多个计算器同时计算的通用多通道并行CRC计算新方法,证明了该算法及相关定理,并用实例验证了算法正确性。研究不同参数下该算法软件计算的性能,并实现了高达26Gbit/s硬件CRC计算。分析表明该算法可大幅度提高软硬件计算速度,通过合理选择有关参数能提高CRC计算性价比,在10G以太网和40GSDH等未来高速网络中有较大的应用价值。

CRC算法设计与程序实现

数字通信系统的数据传输为了保证数据传输的有效性,常用的方法就是对传输数据进行CRC校验。首先分析了CRC的校验原理,然后以常见的CRC-16为例,提出了生成CRC码的算法,给出了该算法的实现软件流程图,并在Windows平台上用VC++实现。该算法实现简单,实时性强,非常适合于大数据块传输的情况。计算机仿真实验表明,这是一种有效地实现CRC校验码的方法,为通信系统的差错控制提供了一种简捷的解决方案。

字节型CRC算法分析与实现

循环冗余码校验CRC是计算机网络通信中最常采用的数据校验方法之一,CRC方法能够很好地降低数据传输的误码率。本文分析了CRC算法的原理和CRC算法的校验规则,针对字节型CRC算法,提出一种直观、紧凑、易于理解的表驱动字节型算法描述,给出了严格的数学证明,通过实例详细演绎了算法的实现过程。同时,设计了相关的类汇编语言CRC-ITU算法,简要讨论了使用F(x)/G(x)的直接余式作为监督码的方法。

CRC算法在计算机网络通信中的漏检分析

在计算机网络通信中,为了降低数据通信线路传输的误码率,可以采用一种差错检测控制——循环冗余码验(CRC).介绍了CRC算法的原理、CRC算法的校验规则、CRC算法分析、CRC算法的漏检分析.

用VB实现大数据块CRC校验码算法

针对通信系统的差错控制问题，根据ＣＲＣ校验理论，提出了一种大数据块ＣＲＣ校验码的 ＶＢ程序算法，实现了通信过程中大数据块 ＣＲＣ校验码的计算问题．

CRC校验在DALLAS单总线产品中的应用

通过对循环冗余校验（ＣＲＣ）原理的分析，给出了ＣＲＣ校验在ＤＡＬＬＬＡＳ单总线产品的硬件及软件中的实现方法．

CRC校验算法分析及C语言实现

详细分析了循环冗余校验(CRC)码的表驱动实现方法,并用C语言编写程序予以验证,所提供的程序代码可作为函数直接嵌入软件系统中.

字节信息流并行CRC-32校验码电路设计与实现

CRC是一种能发现并纠正信息在存储和传输过程中连续出现的多位错误的校验编码.分析CRC码的校验原理及特点,推导相邻字节间的CRC-32校验码的计算方法,利用组合逻辑并行快速计算当前字节的32位CRC校验码,使用Verilog HDL设计编码电路,通过FPGA实现CRC-32编码及检错功能.电路不仅可以计算任意长度的字节信息流的CRC-32校验码,还可嵌入到通信传输系统中快速并行实现CRC-32的编码及检错运算,保证信息正确可靠地传输.

EPCglobal C1 Gen2标准中CRC算法的实现

介绍CRC的基本原理和EPCglobal C1 Gen2标准使用的CRC-5算法和CRC-16算法。推导8 bit字节型查找表算法和查找表的产生方法,给出CRC-5和CRC-16的硬件实现原理图和软件实现伪代码。用Gen2标准的Query命令和Select命令测试CRC-5和CRC-16的软件实现方法,结果验证了2种算法的正确性。

基于LabVIEW的CRC-16程序分析与实现

在论述循环冗余校验的原理和特点的基础上,采用LabVIEW技术,分析和研究了CRC-16程序算法和程序实现的问题,验证了它的可靠性和高效性.说明基于图形化编程语言的LabVIEW技术,可以更好更直观地用于研究高阶CRC软件和硬件实现的问题.

一段用于循环冗余码检错(CRC)的VC源程序分析

从CRC的原理和分类入手对源程序进行分析,根据变量初值和运算移位方式,确定源程序采用的CRC标准和D IVI-SOR代码含义,最后给出源程序运算过程。解决了对电台控制盒进行测试存在的串行通信检错问题。

循环冗余校验CRC的分析及硬件实现

为保证数据传输的正确性,需要对通信过程进行差错控制。循环冗余校验CRC由于编码简单、误判概率低,在通信系统中得到了广泛的应用。介绍了循环冗余校验码的基本原理,重点分析了其硬件电路的实现方法,并在此基础上用VHDL语言设计了CRC编码程序,给出了应用于通信系统中的仿真结果。